的半导体忍片1的半导体构件同时地并且同步地关断和接通。为了制造 所设及的导电连接，控制连接端13在半导体忍片1的分别两个相邻的排31-服和32-服、 33-服和34-服、35-服和36-服、37-服和38-服之间导电地组装至（可能多个）控制信号 导轨73,在该控制信号导轨出分别连接有键合线6。逻辑的高侧开关HS的不同的键合线6 能够相互导电地加W连接并且连接至共同的或者不同的、然后同步的口极驱动器。
[0109] 对于每个键合线6来说还有键合线12 ^连接至相应的第一负载电流汇流导轨71， 其在半导体忍片1的相应的排31-服和32-服、33-服和34-服、35-服和36-服、37-服和 38-服之间走向，所设及的键合线6连接至该半导体忍片。键合线12 ^然后分别用于连接 电气的参考电势（例如辅助发射极-电势当第一负载连接端11为射极忍片金属化层时、辅 助源极-电势当第一负载连接端11为源极-忍片金属化层时），W便用于操控连接至所属 的键合线6的控制连接端13。
[0110] 在逻辑的低侧开关LS和逻辑的高侧开关HS之中均能够如此地选择每个键合线6 在所设及的控制信号导轨73之上的连接位置，使得在该连接位置和每个连接至所设及的 键合线6的控制连接端13之间的电阻基本上相同。在此连接位置的位置能够约在所设及 的控制连接端13之间的中间。图22和图23的装置不同的键合线和导轨引线，借助于它们 此类的基本上相同的电气控制连接端电阻得W实现。
[0111] 图24和图25和图26分别示出了电路板9的不同的分段的顶视图，该电路板分别 具有多个半导体忍片1的并联电路，其被设置在两个相邻的平行的排31、32之中，该些排W 第一横向的方向rl来加W延伸。图24和图25之中键合线6的键合位置在控制信号导轨 72之上W第一横向的方向rl分别约在半导体忍片1的中间，在半导体忍片处连接有键合 线6的控制连接端13。在依据图26的装置之中存在两个控制信号导轨73,在其处分别通 过一个键合线5直接地连接有四个围起来的半导体忍片I (两个在排31之中并且与之相反 的两个在排32之中）的控制电极13。键合线6在每个控制信号导轨73分别具有至少一个 键合位置。
[0112] 在依据图24的示例之中，第一负载电流汇流导轨71的另外的布线借助于键合线 82键合至第一负载电流汇流导轨71的一端。与之有区别地，在依据图25的示例之中，键 合线82键合至第一负载电流汇流导轨71的键合位置W第一横向的方向rl分别约在半导 体忍片1的中间，其第一负载连接端11通过连接导体4直接地连接至第一负载电流汇流导 轨71之上。在依据图26的示例之中第一负载电流汇流导轨71简单地加W引入。第二负 载电流汇流导轨72 W U形加W走向围绕第一负载电流汇流导轨71。
[0113] 依据图24、25、26的装置的电路板9的结构分别根据依据图1至图18所阐述的原 则的一个或者多个变型来加W实现。电路载体9具有电路板7,其绝缘载体70如阐述的那 样示例性地能够为陶瓷层，其设置有下部金属化层化（其在图24至图26中未示出）和上 部金属化层7t，参见附图2、3、5、6、8、9、11、12、14、15、17和18。替代地，绝缘载体70能够 被构造为非陶瓷的介电层。
[0114] 第一负载电流汇流导轨71能够被构造在上部金属化层7t之中（图1至图6)或 者通过其加W形成，或者其能够被设置在上部金属化层7t之中并且借助于介电层77或者 80相对于上部金属化层7t电绝缘（参见图7至图9或者图13至图15或者图16至图18)。 控制信号导轨73通过键合线5连接至控制电极13 (只要该控制电极存在），其能够要么被 构造在上部金属化层7t之中或者被构造在相同的金属化层之中，诸如设置在电路板7之上 的第一负载电流汇流导轨71 (图13至图15)，或者构造在运样的金属化层之中，在该金属化 层之中构造有第一负载电流汇流导轨71并且借助于介电层76、80来相对于该金属化层电 绝缘（图4至图12或图16至图18)。
[0115] 图27还示出了打开的功率半导体模块100的透视图。该功率半导体模块100包 含具有逻辑的低侧开关LS和逻辑的高侧开关HS的半桥，例如借助于图22至图23加W阐 述的那样。多个第一外部连接端101相继地设置在一个行之中，运些第一外部连接端在 半导体模块100内部相互电连接并且用于连接DC电源电压的正极，该行W第二横向的方 向r2加W延伸，该第二横向的方向与第一横向的方向rl垂直地加W走向。逻辑的高侧开 关服如借助于图22和23所示出的那样包含至少一排31-服、32-服、33-服、34-服、35-服、 36-服、37-服和在图27之中由壳体侧壁所隐藏的38-服。逻辑的低侧开关LS同样如借助 于图 22 和 23 所示出的那样包含至少一排 31-LS、32-LS、33-LS、34-LS、35-LS、36-LS、37-LS 和38-LS(该些附图标记在图27之中出于清晰示出的缘故未加W示出）。
[0116] 此外，多个第二外部的连接端102在半导体模块100的内部相互导电地加W连接 并且用于连接负的DC电源电压，它们相继地设置在一行之中，该行同样W第二横向的方向 r2加W延伸。此外，多个第S外部连接端103在半导体模块100的内部导电地加W连接并 且用于连接电负载，它们相继地设置在一个行之中，该行W第二横向的方向r2加W延伸。
[0117] 只要第一、第二和第=外部连接端10U102或103存在，那么它们设置在模块壳体 的外侧，此外在该模块壳体之中设置有半导体忍片1。在运种情况下，第一、第二和第=外部 连接端101、102或103只要存在便能够从该模块壳体的外侧访问并且由此能够电接触。
[0118] 当在该半导体模块100运行时截止了逻辑的低侧开关LS并且逻辑的高侧开关服 导通时，电流在第一外部连接端101和第=外部连接端103之间流动即基本上平行于第 一横向的方向rl地流动。当反过来逻辑的低侧开关LS导通并且逻辑的高侧开关HS截止 时，电流在第二外部连接端102和第=外部连接端103之间流动，即基本上同样平行于第 一横向的方向rl地流动。每个排31-服、32-服、33-服、34-服、35-服、36-服、37-服、38-服、 31-LS、32-LS、33-LS、34-LS、35-LS、36-LS、37-LS 和 38-LS 的半导体忍片 1 也分别 W第一横 向的方向rl相继地加W设置。
[0119] 在该半导体模块100的另一个设计方案之中不包含任何半桥而是仅仅具有单个 构件，那么两行的外部连接端便足够了，它们分别W第二横向的方向r2加W走向。示例性 地，然后第一外部连接端101如阐述的那样与半导体忍片1的第一负载连接端11导电连接 并且第二外部连接端102与第二负载连接端12导电连接。
[0120] 半导体模块100能够此外针对每个可控的逻辑单个开关（在此为逻辑的低侧开关 LS和逻辑的高侧开关服）具有至少一对外部连接端106和112 ^，通过它们将控制信号引 入所设及的可控的逻辑的单个开关LS、HS之中。在此每对存在外部连接端106,其例如通 过一个或者多个键合线6与所设及的逻辑的单个开关LS、HS的可控的半导体忍片1的控制 连接端13导电连接，W及每对存在外部连接端112 ^，其例如通过一个或者多个键合线12 和第二负载电流汇流导轨71而与所设及的逻辑的单个开关LS、HS的可控的半导体忍片1 的第一负载连接端11导电地加W连接。依据图27的半导体模块100仅仅示例性地针对逻 辑的单个开关HS和逻辑的单个开关LS分别具有两个运样的对的外部连接端。图28示出 了依据图27的具有设置于其上的壳体盖的半导体模块100。
[0121] 只要功率半导体模块100具有带有逻辑的低侧开关LS和逻辑的高侧开关HS的半 桥，其负载段串联地连接（参见例如图22、23结合图27和28)，用于连接正的DC电源电压 的第一外部连接端101和用于连接负的DC电源电压的第二外部连接端102能够分别W第 一横向的方向rl设置在逻辑的低侧开关LS和逻辑的高侧开关HS之间。
[0122] 通常来说，借助于本发明能够实现功率半导体模块，其包含仅仅一个或者两个或 者多于两个的逻辑单个构件，其中，逻辑的单个构件中的每个包含至少两个半导体忍片1 的并联电路，该至少两个半导体忍片1相继地设置在一个或者多个排31、32、33、34等之中， 多个排之中每个均W第一横线的方向rl加W延伸并且在该排之中分别W第一横向的方向 rl相继地设置有至少两个半导体忍片1。该半导体忍片1的第一负载连接端11其中相互 导电地加W连接并且该半导体忍片1的第二负载连接端12分别相互导电地加W连接。只 要半导体忍片1为二极管，那么其不具有任何控制连接端13。当半导体忍片1否则为可控 的半导体构件时，其具有控制连接端13,它们能够可选地相互导电地加W连接。
[0123] W前述的方式导电地并联连接的逻辑的单个构件的半导体忍片1的数量原则上 能够是任意的。其能够例如为至少4个、至少8个或者至少16个。运样的逻辑的单个构件 的半导体忍片1能够W m袖的矩阵的形式设置在电路载体9之上的m排31、32、33、34等和 n行21、22、23、24等之中。该m排31、32、33、34等分别W第一横向的方向rl地加W走向 并且该n行21、22、23、24等分别^与第一横向的方向^垂直的第二横向的方向^加^走 向。替代地，第一横向的方向rl和第二横向的方向r2能够包含小于90D并且大于0°的 角度，例如为45。或者65。。值m能够例如为至少2、至少3、至少4或者至少8并且值n 能够与m无关地例如为至少2、至少4或者最大为8。可选地，m能够大于等于n(m>n)或 者大于等于2*n(m > 2n)。在运样的矩阵之中所设置的并且（例如与逻辑的开关关联的） 并联连接的半导体忍片1的数量能够例如为至少4个或者至少6个。
[0124] 只要半导体模块100包含两个或者多个逻辑的单个构件，那么其相应的横向方向 rl能够平行地加W走向。同样地，其相应的第二横向方向r2也能够平行地加W走向，其同 样地在图27中加W示出。
[0125] 所有在本说明书之中加W描述的导电连接能够被构造为持续的导电连接。
[0126] 本发明适用于多个任意的半导体忍片1的并联电路，尤其是小的半导体忍片1。所 W能够可选地多个与逻辑的单个构件并联连接的半导体忍片1中的每个具有小于40mm 2或 者小于25mm2或者小于IOmm 2的底面。
[0127] 并联连接的半导体忍片1的半导体基础材料基本上为任意的。与逻辑的单个构件 并联连接的半导体忍片1能够具有相同的或者不同的半导体基底材料，例如娃、碳化娃、氮 化嫁、神化嫁。
[0128] 如此外在图22和图23中所示出的那样，半导体忍片1的W两个相邻的排31-服 和 32-服、33-服和 34-服、35-服和 36-服、37-服和 38-服、31-LS 和 32-LS、33-LS 和:M-LS、 35-LS和36-LS、37-LS和38-LS地加W设置的第一负载连接端11分别借助于一个或者多个 连接导体4连接至共用的设置在所设及的排之间的第一负载电流汇流导轨71。
[0129] 在W-排或者多排地加W相继地设置并且在其中第一负载连接端11和第二负载 连接端均位于所设及的半导体主体1的背对第一电路板7的侧之上的半导体忍片1的并联 电路之中，第二负载连接端12根据相同的原理能够连接至第二负载电流汇流导轨72,如前 面针对第一负载连接端11中的连接端在第一负载电流汇流导轨72所阐述的那样。
【主权项】
1. 一种电路装置，其具有： 数量为至少两个的半导体芯片（1)，所述半导体芯片被相继地设置为一排（31)，所述 一排以第一横向方向（rl)加以延伸，其中， -多个半导体芯片（1)中的每个具有半导体主体（10)以及第一负载连接端（11)和第 二负载连接端（12); -所有的半导体芯片（1)的多个第一负载连接端（11)相互导电地连接；以及 -所有的半导体芯片（1)的多个第二负载连接端（12)相互导电地连接； 第一负载电流汇流导轨（71); 用于所述