半导体装置的制造方法
【专利说明】半导体装置
[0001]本申请基于并要求于2014年8月20日在韩国知识产权局提交的第10-2014-0108496号韩国专利申请的权益和优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
[0002]本发明构思的示例实施例涉及半导体装置以及用于制造半导体装置的方法。
【背景技术】
[0003]作为半导体集成电路的封装技术，三维(3D)多层技术可在减小电子元件的尺寸的同时提高封装密度并且可改善半导体集成电路的性能。使用这样的3D多层技术的封装件是堆叠有存储容量相同的多个芯片的封装件，并且通常称为堆叠封装件。在堆叠封装件中，可容易地增大数据存储容量，但随着堆叠的芯片的数量及其尺寸的增加，堆叠封装件具有不足的用于在封装件中的电连接的布线空间。
[0004]由于在堆叠封装件中的不足的布线空间，因此已经提出了使用穿透硅通孔(TSV)的结构，近来，已经使用了一种方法用于在半导体芯片中形成由导电材料制成的通过电极并且通过所述通过电极来电连接半导体芯片。
[0005]如果使用穿透电极，则能够结合精细间距I/O焊盘以使I/O焊盘的数量增加，能够通过形成多个I/O焊盘来改善信号传输速度，并且能够执行半导体芯片的3D设计以使半导体芯片自身的性能被进一步改善。
[0006]另一方面，穿透硅通孔(TSV)通过根据何时形成通孔来分类的先通孔工艺、中通孔工艺和后通孔工艺而形成。这里，“后通孔工艺”是用于在已经完成晶片制造的晶片状态下形成通孔的方法的通用技术，后通孔工艺被进一步划分成两道工艺:从前面的后通孔和从背面的后通孔。
[0007]从背面的后通孔因为它可减小通孔间距并且具有低成本的简单工艺和高自由度而已经被主要使用。
[0008]然而，用于形成通孔的掩模图案在从背面的后通孔期间形成在晶片的背面上，在这种情况下，在通过掩模图案暴露的晶片背面部分与形成在晶片的前面部分上的焊盘之间可能会发生未对准。如果发生这样的未对准，则从晶片的背面部分形成的通孔不能形成为使形成在晶片的前面上的焊盘暴露，结果，形成在通孔中的穿透电极不能被电连接到半导体芯片。
【发明内容】
[0009]本发明构思的示例实施例涉及半导体装置及其制造方法。
[0010]通过本发明构思的示例实施例将解决的一个目标是用于提供用于制造半导体装置的方法，所述半导体装置利用激光在芯片中形成对准标记以在针对晶片执行背面对准工艺时简化背面对准工艺并提高工艺精度。具体地，在针对晶片的背面对准工艺中，与使用光刻工艺的情况相比，可大大地减少加工步骤，因此可降低加工成本。
[0011]通过本发明构思的示例实施例将解决的另一目标是用于提供半导体装置，其中，利用激光在芯片中形成对准标记以简化针对晶片的背面对准工艺并提高工艺精度。
[0012]在本发明构思的示例实施例的一个方面，提供了一种半导体装置，所述半导体装置包括:第一半导体基板，第一划片线区和第一芯片区限定在第一半导体基板中；第一对准记号，位于第一半导体基板内部并且位于第一划片线区中，以与第一半导体基板的上侧分隔开；第二半导体基板，位于第一半导体基板上，第二划片线区和第二芯片区限定在第二半导体基板中；第二对准记号，位于第二半导体基板内部并且位于第二划片线区中，以与第二半导体基板的上侧分隔开，其中，第二半导体基板位于第一半导体基板上，使得第一对准记号的位置和第二对准记号的位置彼此对应。
[0013]第一半导体基板和第二半导体基板可包括硅。
[0014]第一对准记号和第二对准记号可处于非晶态。
[0015]第一对准记号和第二对准记号可分别通过用激光照射第一半导体基板和第二半导体基板来形成。
[0016]半导体装置还可包括在第一半导体基板的面对第二半导体基板的一侧上的第三对准记号。
[0017]第三对准记号可形成在与第一对准记号的位置对应的位置中。
[0018]第三对准记号的轮廓可位于第一对准记号的轮廓内并且距第一对准记号的轮廓大约 3.75 μ m。
[0019]半导体装置还可包括位于第二芯片区的第二半导体基板内部的电路结构。
[0020]半导体装置还可包括位于第二芯片区的第二半导体基板内部的穿透通孔结构。
[0021]第一对准记号或第二对准记号可以以十字的形式来成形。
[0022]在本发明构思的示例实施例的另一方面，提供了一种半导体装置，所述半导体装置包括:半导体芯片，包括划片线区；第一对准记号，位于半导体芯片内部并且位于划片线区中，以与半导体芯片的上侧分隔开。
[0023]在本发明构思的示例实施例的又一方面，提供了一种用于制造半导体装置的方法，所述方法包括:准备限定有划片线区和芯片区的半导体基板；通过用光束照射划片线区在半导体基板中和在划片线区中形成第一对准记号，以与半导体基板的上侧分隔开。
[0024]半导体装置还可包括在与第一对准记号的位置对应的位置中并且在半导体芯片的下侧上的第二对准记号，其中，所述下侧和所述上侧彼此相对。
[0025]半导体芯片可包括硅。
[0026]半导体芯片可处于结晶态，第一对准记号可处于非晶态。
[0027]第一对准记号可以以十字的形式来成形。
[0028]第二对准记号的轮廓可位于第一对准记号的轮廓内并且距第一对准记号的轮廓大约 3.75 μ m。
[0029]根据示例实施例，一种半导体装置包括:半导体层，包括界定至少一个芯片区的一侧的至少一个划片线区；对准记号，位于半导体层内，以与半导体层的其上将形成半导体芯片的第一表面分隔开。
[0030]半导体层的固态可不同于对准记号的固态。[0031 ] 对准记号的固态可为结晶、多晶或非晶。
[0032]根据另外其他示例实施例，一种形成半导体装置的方法包括下述步骤:提供包括相邻的芯片区的半导体基板；通过改变半导体基板的在相邻的芯片区之间的部分的固态，在半导体基板内形成对准记号。
[0033]改变半导体基板的所述部分的固态的步骤可包括对半导体基板的所述部分进行照射或退火。
[0034]半导体基板的在相邻的芯片区之间的部分的固态可与半导体基板的剩余部分的固态不同。
[0035]半导体基板可包括划片线区，对准记号的位置可与划片线区对应。
[0036]在半导体基板内形成对准记号的步骤可包括照射划片线区。形成对准记号的步骤可包括使用激光。
[0037]所述方法还可包括执行切割工艺，其中，切割工艺包括去除对准记号的一部分，使得相邻的芯片区被分离。
【附图说明】
[0038]通过下面结合附图进行的详细描述，示例实施例将被更清楚地理解。图1-16表示如在这里所描述的非限制性的示例实施例。
[0039]图1是示意性地示出根据本发明构思的示例实施例的用于制作对准记号的设备的视图；
[0040]图2是示意性地示出根据本发明构思的示例实施例的其上形成有对准记号的晶片的横截面的视图；
[0041]图3是顺序地示出根据本发明构思的示例实施例的使用对准记号形成半导体封装件的工艺的流程图；
[0042]图4是根据本发明构思的示例实施例的半导体装置的示意性剖视图；
[0043]图5是示出对准记号的形状的平面图；
[0044]图6是解释形成有对准记号的区域的视图；
[0045]图7是根据本发明构思的其他示例实施例的半导体装置的示意性剖视图；
[0046]图8是解释形成有对准记号的区域的视图；
[0047]图9是根据本发明构思的另外其他示例实施例的半导体装置的示意性剖视图；
[0048]图10是根据本发明构思的另外其他示例实施例的半导体装置的示意性剖视图；
[0049]图11是顺序地示出根据本发明构思的示例实施例的用于制造半导体装置的方法的流程图；
[0050]图12是顺序地示出根据本发明构思的其他示例实施例的用于制造半导体装置的方法的流程图；
[0051]图13是顺序地示出根据本发明构思的另外其他示例实施例的用于制造半导体装置的方法的流程图；
[0052]图14是根据