静电放电保护元件的模拟等效电路及其模拟方法
【技术领域】
[0001]本发明实施例是有关于一种模拟等效电路及其模拟方法，且特别是有关于一种静电放电保护元件的模拟等效电路及其模拟方法。
【背景技术】
[0002]在集成电路的设计领域中，为了提供晶片传送或接收输入或输出电压，会在晶片中配置多个的电源输入介面或电源输出介面。并且，为防止静电放电现象所产生的大电流通过电源输入或电源输出介面所连接的焊垫来传送至晶片内部，在电源输入或输出介面所连接的焊垫附近，通常会配置静电放电保护电路以防止大电流传送至晶片内部。
[0003]—般而言，集成电路的设计会通过电路模拟软件来进行，并且同时模拟集成电路的电气特性，亦即可正确模拟例如电路中的各个节点的电压及电流变化。然而，由于模拟软件无法正确模拟静电放电保护电路中的静电放电保护元件，因此集成电路中的静电放电保护电路通常是在集成电路制作完成后才进行特性量测。但是，上述量测动作会浪费大量人力，并且在静电放电保护电路或元件有缺陷的情况下，会造成电路设计的成本。因此，如何通过电路模拟软件正确模拟静电放电保护电路中的静电放电保护元件，则成为进行集成电路设计的一个问题。
【发明内容】
[0004]本发明实施例提供一种静电放电保护元件的模拟等效电路及其模拟方法，可通过电路模拟软件正确模拟静电保护电路中的静电放电保护元件。
[0005]本发明一实施例的静电放电保护元件的模拟等效电路，其中模拟等效电路包括一M0S晶体管、一双载子接面晶体管、一第一电压电路、一第二电压电路及一第一电流电路。M0S晶体管具有一等效漏极、一等效栅极、一等效源极及一等效衬底，其中等效源极耦接等效源极接脚。双载子接面晶体管具有一等效集极、一等效射极及一等效基极，其中等效集极耦接等效漏极，等效射极耦接等效源极，等效基极耦接等效衬底。第一电压电路耦接于等效漏极接脚、等效源极接脚与等效漏极之间，用以提供一等效漏极电压至等效漏极。第二电压电路耦接于等效栅极接脚、等效源极接脚与等效栅极之间，用以提供一等效栅极电压至等效栅极。第一电流电路耦接于等效漏极、等效衬底接脚与等效衬底之间，用以提供一等效衬底电流至等效衬底。
[0006]本发明实施例提供一种模拟静电放电保护元件的方法，模拟方法包括下列步骤。提供具有一等效漏极、一等效栅极、一等效源极及一等效衬底的一 M0S晶体管，并且使等效源极耦接等效源极接脚。提供具有一等效集极、一等效射极及一等效基极的一双载子接面晶体管，并且使等效集极耦接等效漏极，使等效射极耦接等效源极，使等效基极耦接等效衬底。提供一第一电压电路，并且使第一电压电路耦接于等效漏极接脚、等效源极接脚与等效漏极之间，其中第一电压电路提供一等效漏极电压至等效漏极。提供一第二电压电路，并且使第二电压电路耦接于等效栅极接脚、等效源极接脚与等效栅极之间，其中第二电压电路提供一等效栅极电压至等效栅极。提供一第一电流电路，并且使第一电流电路耦接于等效漏极、等效衬底接脚与等效衬底之间，其中第一电流电路提供一等效衬底电流至等效衬底。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0008]图1为依据本发明一实施例的静电放电保护元件的模拟等效电路的电路示意图。
[0009]图2A及图2B为依据本发明一实施例的触发电压及维持电压的对照示意图。
[0010]图3为依据本发明一实施例的静电放电保护元件的模拟方法的流程图。
[0011]附图符号说明:
[0012]100:模拟等效电路
[0013]110:第一电压电路
[0014]120:第二电压电路
[0015]130:第一电流电路
[0016]210、230:曲线
[0017]220、240:量测点
[0018]D1: 二极管
[0019]IEB:等效衬底电流
[0020]Ml:N 型 MOS 晶体管
[0021]Q1:NPN双载子晶体管
[0022]R1 ?R7:电阻
[0023]SB:等效衬底接脚
[0024]SD:等效漏极接脚
[0025]SG:等效栅极接脚
[0026]SS:等效源极接脚
[0027]VEB:等效衬底电压
[0028]VED:等效漏极电压
[0029]VEG:等效栅极电压
[0030]S310、S320、S330、S340、S350:步骤
【具体实施方式】
[0031]图1为依据本发明一实施例的静电放电保护元件的模拟等效电路100的电路示意图。请参照图1，在本实施例中，用以模拟静电放电保护元件的模拟等效电路100设定为具有一等效漏极接脚SD、一等效栅极接脚SG、一等效源极接脚SS及一等效衬底(bulk，体极)接脚SB的开关元件，其中上述静电放电保护元件例如是栅极接地NN0S晶体管(gate-grounded NMOS, GGNMOS)、栅极电阻接地NNOS晶体管(GRNM0S)、使用RC反相器的NM0S晶体管(RC-1nverter NM0S)或是其他M0S晶体管，并且等效漏极接脚SD可用以接收模拟用的漏极电压，等效栅极接脚SG可用以接收模拟用的栅极电压，等效源极接脚SS可用以接收模拟用的源极电压，等效衬底接脚SB可用以接收模拟用的衬底电压。并且，模拟等效电路100可建立于电路模拟软件中，以对静电放电保护元件进行电路模拟，其中电路模拟软件例如为集成电路模拟软件(Simulat1n Program with Integrated CircuitEmphasis, SPICE)。在本实施例中，是以新思科技(Synopsys)所提供的集成电路模拟软件(HSPICE)来建立模拟等效电路100，但不以此为限，任何可提供相关功能的集成电路模拟软件均可应用在本案中。在本实施例中，静电放电保护元件的模拟等效电路100还包括N型M0S晶体管Ml、NPN双载子(接面)晶体管Q1、第一电压电路110、第二电压电路120及第一电流电路130。
[0032]晶体管Ml具有漏极(对应等效漏极)、栅极(对应等效栅极)、源极(对应等效源极)及衬底(对应等效衬底)，其中晶体管Ml的源极耦接等效源极接脚SS。晶体管Q1具有集极(对应等效集极)、射极(对应等效射极)及基极(对应等效基极)，其中晶体管Q1的集极耦接晶体管Ml的漏极，晶体管Q1的射极耦接晶体管Ml的源极，晶体管Q1的基极耦接晶体管Ml的衬底。
[0033]第一电压电路110耦接于等效漏极接脚SD、等效源极接脚SS与晶体管Ml的漏极之间，用以提供等效漏极电压VED至晶体管Ml的漏极。第二电压电路120耦接于等效栅极接脚SG、等效源极接脚SS与晶体管Ml的栅极之间，用以提供等效栅极电压VEG至晶体管Ml的栅极。第一电流电路130耦接于晶体管Ml的漏极、等效衬底接脚SB与晶体管Ml的衬底之间，用以提供等效衬底电流IEB及等效衬底电压VEB至晶体管Ml的衬底。
[0034]在本发明的一实施例中，第一电压电路110包括电阻R1?R3 (对应第一电阻至第三电阻)。电阻R1的第一端耦接等效漏极接脚SD。电阻R2耦接于电阻R1的第二端与等效源极接脚SS之间。电阻R3耦接于电阻R1的第二端与晶体管Ml的漏极之间。其中，电阻R1?R3可用以控制等效漏极电压VED，并且电阻R3可设定模拟等效电路100的触发电压(trigger voltage)以符合对应的等效栅极电压VEG，亦即可通过增加电阻R3降低模拟等效电路100的触发电压，进而可控制模拟等效电路100的骤回曲线特性(snapback curvebehav1r)。
[0035]第二电压电路120包括电阻R4及R5 (对应第四电阻及第五电阻)。电阻R4耦接于等效栅极接脚SG与晶体管Ml的栅极之间。电阻R5耦接于晶体管Ml的栅极与等效源极接脚SS之间。其中，电阻R4、R5可用以控制等效栅极电压VEG。在一实施例中，可使用电阻R4、R5比为9:1的关系以得到等效栅极电压VEG。例如，当等效栅极接脚SG上的电压(VSG)为IV时，则等效栅极电压VEG为0.1V(VEG = VSG* (R5/(R4+R5)))。因此，可通过设计不同的电阻R4、R5以控制等效栅极电压VEG。
[0036]第一电流电路130包括二极管D1、电阻R6及R7 (对应第六电阻及第七电阻)。二极管D1的阳极耦接晶体管Ml的漏极。电阻R6耦接于二极管D1的阴极与晶体管Ml的衬底之间。电阻R7耦接于晶体管Ml的衬底与等效衬底接脚SB之间。其中，二极管D1、电阻R6、R7可用以控制等效衬底电流IEB及等效衬底电压VEB。
[0037]依据上述，当例如由正电荷所引发的静电放电现象发生于等效漏极接脚SD，且晶体管Ml及Q1为不导通时，正电荷可经由电阻R1及R3及第一电流电路130流向等效衬底接脚SB，此时等效衬底电压VEB可上升。当等效衬底电压VEB上升至高于晶体管Q1的临界值时，晶体管Q1可导通，亦即静电放电保护元件被触发，以此可实现静电放电保护元件的基本骤回曲线。<