可以特别有用。在另一个实施例中，与以上所描述的相反，相对于源极区，漏极区深深地向鳍状物凹进。同样，与以上所描述的相反，在实施例中，可以制造P-型垂直鳍式-FET晶体管。总体上，本文所描述的实施例提供制造垂直非平面器件的方法。
[0043]图5示出了根据本发明的一个实施方式的计算设备500。计算设备500容纳电路板502。电路板502可以包括若干部件，包括但不限于处理器504和至少一个通信芯片506。处理器504物理和电耦合到板502。在一些实施方式中，至少一个通信芯片506还物理和电耦合到板502。在其它实施方式中，通信芯片506是处理器504的一部分。
[0044]根据其应用，计算设备500可以包括可以或可以不物理和电耦合到板502的其它部件。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，R0M)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、相机和大容量存储装置(诸如硬盘驱动器、压缩盘(⑶)、数字多用盘(DVD)等)。
[0045]通信芯片506实现了用于往返于计算设备500进行数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片506可以实施若干无线标准或协议的任一种，包括但不限于 W1-Fi(IEEE 802.11族)、WiMAX( IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G和以上的任何其它无线协议。计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短距离的无线通信，诸如W1-Fi和蓝牙，而第二通信芯片506可以专用于更长距离的无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
[0046]计算设备500的处理器504包括处理器504内封装的集成电路管芯。在本发明的实施例的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的M0S-FET晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储于寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
[0047]通信芯片506还包括封装于通信芯片506内的集成电路管芯。根据本发明的另一个实施方式，通信芯片的集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的 MOS-??Τ。
[0048]在进一步实施方式中，计算设备500内容纳的另一个部件可以包含集成电路管芯，该集成电路管芯包括一个或多个器件，诸如根据本发明的实施例的实施方式构建的M0S-FET晶体管。
[0049]在各种实施例中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其它实施方式中，计算设备500可以是处理数据的任何其它电子设备。
[0050]因此，本发明的实施例包括用于片上系统(SoC)应用的垂直非平面半导体器件以及制造垂直非平面半导体器件的方法。
[0051 ]在实施例中，半导体器件包括:半导体鳍状物，该半导体鳍状物被设置在衬底之上，该半导体鳍状物具有凹进部分和最上部分;源极区，该源极区被设置在半导体鳍状物的凹进部分中；漏极区，该漏极区被设置在半导体鳍状物的最上部分中；以及栅极电极，该栅极电极被设置在半导体鳍状物的最上部分上方，该栅极电极位于源极区与漏极区之间。
[0052]在一个实施例中，半导体器件还包括基本上垂直的沟道区，该基本上垂直的沟道区被设置在源极区与漏极区之间并且受该栅极电极的电控制。
[0053]在一个实施例中，漏极区包括被设置在半导体鳍状物的最上部分中的第一导电类型的上部掺杂区，并且源极区包括被设置在半导体鳍状物中的第一导电类型的下部掺杂区，该下部掺杂区位于半导体鳍状物的凹进部分的下方。
[0054]在一个实施例中，半导体鳍状物被设置在块状半导体衬底上，并且第一导电类型的下部掺杂区还被设置在该块状半导体衬底的上部部分中。该半导体器件还包括:第二相反导电类型的掺杂区，该第二相反导电类型的掺杂区被设置在块状半导体衬底中，该第二相反导电类型的掺杂区在第一导电类型的下部掺杂区的下方并且与第一导电类型的下部惨杂区接触。
[0055]在一个实施例中，半导体器件是N-型器件，并且第一导电类型是N-型。
[0056]在一个实施例中，漏极区包括被设置在半导体鳍状物的最上部分上的第一外延区，以及源极区包括被设置在半导体鳍状物的凹进部分上的第二外延区。
[0057]在一个实施例中，半导体鳍状物包括另一个最上部分，并且半导体鳍状物的凹进部分被设置在最上部分与另一个最上部分之间。该半导体器件还包括:第二漏极区，该第二漏极区被设置在半导体鳍状物的另一个最上部分中；第二栅极电极，该第二栅极电极被设置在半导体鳍状物的另一个最上部分上方，该第二栅极电极位于源极区与第二漏极区之间。
[0058]在一个实施例中，半导体器件是三栅极器件。
[0059]在实施例中，N_型垂直鳍式-FET器件包括:硅鳍状物，该硅鳍状物被设置在块状硅衬底上，该硅鳍状物具有凹进部分和最上部分;源极区，该源极区被设置在硅鳍状物的凹进部分中；漏极区，该漏极区被设置在硅鳍状物的最上部分中；N-型栅极电极，该N-型栅极电极被设置在硅鳍状物的最上部分上方，该N-型栅极电极位于源极区与漏极区之间；基本上垂直的沟道区，该基本上垂直的沟道区被设置在源极区与漏极区之间，并且受N-型栅极电极的电控制。
[0060]在一个实施例中，漏极区包括被设置在硅鳍状物的最上部分中的上部N-型掺杂区。源极区包括被设置在硅鳍状物中的下部N-型掺杂区，该下部N-型掺杂区在硅鳍状物的凹进部分下方并且在块状硅衬底的上部部分中。
[0061]在一个实施例中，N-型垂直鳍式-FET器件还包括P-型掺杂区，该P-型掺杂区被设置在块状硅衬底中，该P-型掺杂区在下部N-型掺杂区下方并且与下部N-型掺杂区接触。
[0062]在一个实施例中，漏极区还包括被设置在娃鳍状物的最上部分上的第一N-型外延硅区，并且源极区还包括被设置在硅鳍状物的凹进部分上的第二N-型外延硅区。
[0063]在一个实施例中，硅鳍状物包括另一个最上部分。硅鳍状物的凹进部分被设置在最上部分与另一个最上部分之间。N-型垂直鳍式-FET器件还包括:第二漏极区，该第二漏极区被设置在硅鳍状物的另一个最上部分中；第二 N-型栅极电极，该第二 N-型栅极电极被设置在硅鳍状物的另一个最上部分上方，该第二 N-型栅极电极位于源极区与第二漏极区之间。
[0064]在一个实施例中，N-型垂直鳍式-FET器件是三栅极器件。
[0065]在实施例中，一种制造半导体器件的方法，包括在衬底之上形成半导体鳍状物。该方法还包括在半导体鳍状物的底部中形成第一导电类型的亚掺杂区。该方法还包括在半导体鳍状物的顶部中形成第一导电类型的上部掺杂区，该上部掺杂区与亚掺杂区间隔开。该方法还包括在半导体鳍状物上方形成栅极电极。该方法还包括对半导体鳍状物进行蚀刻，以提供半导体鳍状物的凹进部分和最上部分。该方法还包括在半导体鳍状物的凹进部分中形成源极区，该源极区包括亚掺杂区的至少一部分。该方法还包括在半导体鳍状物的最上部分中形成漏极区，该漏极区包括上部掺杂区的至少一部分。栅极电极位于源极区与漏极区之间。
[0066]在一个实施例中，形成