电极和/或工件支撑件中的不连续引起的局部畸变可能导致等离子体鞘层的非均匀性。等离子体鞘层中的非均匀性可导致离子以各种角度撞击在晶圆上。这些撞击离子将具有受几个参数(例如，工件支撑件的RF频率)影响的角分布，下文将对此进行讨论。由于上文讨论的不连续而引起的鞘层畸变能够使角分布偏斜、变窄或变宽。当蚀刻特征件时，这些效应可转化成可能被倾斜、偏斜、弯曲或具有侧壁退化的轮廓。
[0124]图17示出了本发明的另一个实施例。当与延伸超过衬底(100)的ESC(670)相结合地使用诸如图3中描绘的工件或者安装到超大载体上的衬底时，优选将所述孔(例如，氦气入口端口)(1710)放置在衬底(100)的周界外侧。类似地，优选的是，所述提升销孔(1720)位于晶圆(100)的周界外侧。在一个实施例中(如图9所示)，ESC不包含用于该提升机构(680)的孔口。提升机构(680)能够在工件支撑件(630)的外部。注意在图17中，为了图示的目的，虚线表示ESC的与晶圆(100)重叠的区域。在处理期间，工件(320)(因此其衬底(100))座放在ESC(670)的顶表面上。
[0125]如图19所示，通过将所述孔(例如，氦气入口端口)(1710)和提升销孔(1720)放置在晶圆的周界外侧，允许与衬底(100)重叠的夹持电极(2010)是连续无切口的(相比于图18所示的现有技术)。在一个优选实施例中，夹持电极(2010)与衬底完全重叠。在又一个实施例中，夹持电极(2010)与衬底完全重叠并且重叠大于或等于衬底(100)直径的1.02倍的区域。在又一个实施例中，夹持电极(2010)与整个衬底(100)重叠并延伸超过衬底(100)的边缘至少2mm。优选地，夹持电极(2010)比衬底(100)的直径大至少约40 %。
[0126]尽管对于典型的ESC使孔(1710)和提升销孔(1720)位于衬底下方(参见图15和16的现有技术)是很常见的，但当至少一个夹持电极(2010)和/或工件支撑件(630)由RF供电时，优选不使它们位于衬底下方。当使用工件(320)和诸如图19中描绘的ESC时，优选的是，RF供电区域(例如，工件支撑件(630)或夹持电极(2010))的直径大于被蚀刻的衬底(100)。由RF供电区域的边缘引起的鞘层不均匀性能够如上所述地对蚀刻轮廓具有不利影响，因此，优选的是，一个或多个所述RF供电区域比衬底(100)的直径大至少5%。理想地，如果厚度和相对介电常数在所述一个或多个RF供电区域上方大部分保持不变，则所述RF供电区域的直径应当大约比衬底(100)大40%。该RF供电区域可以超出衬底(100)的周界大于10mm。
[0127]图26示出了本发明的另一个实施例。在本实施例中，ESC(670)与框架(310)重叠。在该构造中，存在在密封带(1700)和框架(310)之间重叠的区域。框架(310)能够与密封带(1700)完全重叠。图26示出了框架(310)的内径小于最外侧密封带(1700)的内径的情形，重要的是，请注意，最外侧的密封带(1700)的内径能够小于或等于框架(310)的内径。此外，图26示出了具有单个密封带(1700)的被构造用于单个氦气背面冷却区的ESC，本发明也能够有益地应用于具有多个氦气冷却区和/或密封带的ESC。
[0128]图26也示出了其中柔性带(300(例如，切片带)不与框架(310)完全重叠的工件构造。为了保护密封带的表面免受由于反应物或副产品导致的退化，优选的是，密封带(1700)不延伸超过柔性带(300)的周界。为了向框架(310)提供夹持力，还优选的是，夹持电极(2010)的一些部分与框架(310)的一部分重叠。在这种构造中，框架(310)与温度控制的工件支撑件(630)热连通，因此，框架(310)可暴露于等离子体下。
[0129]图26所示的实施例也可受益于上文的实施例中描述的特征一一除了盖环(660)之夕卜。可在不使用盖环的情况下有益地应用图26所示出和描述的实施例。
[0130]对于需要RF偏置电压的工艺，为了使衬底(100)表面处的等离子体鞘层中的可能导致蚀刻非均匀性的扰动最小化，优选的是，ESC(670)的与衬底(100)重叠的区域是均匀的，不具有贯穿ESC(670)的孔口(例如，氦气入口孔(1710)或提升销孔(1720))。优选的是，氦气入口(1710)不与衬底重叠(例如，氦气入口(1701)位于衬底(100)的周界外侧)。氦气入口(1710)必须位于最外侧密封带(1700)的内侧。优选的是，任何密封带(1700)均不与衬底(100)重叠。也优选的是，夹持电极(2010)在该夹持电极与衬底(100)重叠的区域中是连续的。优选的是，夹持电极(2010)与衬底(100)完全重叠。夹持电极(2010)能够延伸超过衬底(100)的周界。进一步优选的是，提升销(2025)和提升销孔(1720)位于衬底(100)的周界外侦L该提升销能够在带(300)与框架(310)重叠的位置处接触框架(310)和/或带(300)。在替代实施例中，该提升机构可位于工件支撑件(630)外侧。该提升机构能够从框架(310)的底部、顶部或侧面、或这三者的一些组合而接触框架(310)。
[0131]图27示出了本发明的又一个实施例。本实施例能够包含图26所述的特征，又增加了盖环(660)。在此构造中，该盖环能够与工件(320)的未夹持部分重叠并保护该未夹持部分免受等离子体。盖环(660)位于等离子体源(620)和工件(320)之间。盖环(660)的内径可大于框架(310)的内径。盖环(660)能够具有端口(1010)，以允许提高的栗送效率。优选的是，这些端口(1010)位于工件支撑件(630)的周界外侧。
[0132]此外重要的是，请注意，图26和27示出了用于包含单个衬底(100)的工件(320)的、本发明的方面。本发明也能够有益地应用于包含多个衬底的工件(320)(例如，图22所示的工件)。
[0133]在本发明的另一实施例中，如图38所示，盖环(660)被构造用于包含两个或更多个衬底(100)的工件(320)。这些衬底(100)可以是不同尺寸和/或形状的。衬底(100)可以是一片较大衬底(100)。衬底(100)可含有不同的材料。优选的是，这些衬底是用类似的化学制剂处理的(例如，硅与锗二者在含氟化学制剂中被蚀刻)。盖环(660)含有至少一个开口(662)，该开口(662)使不止一个衬底(100)暴露于等离子体。优选的是，盖环(660)不与衬底(100)重叠。在优选实施例中，从盖环开口(662)到衬底(100)周界的距离(3800)为至少0.1mm。还优选的是，从盖环开口(662)到任何衬底(100)的周界的距离(3800)为至少0.1mm。盖环开口
(662)与衬底(100)的周界之间的距离(3800)可大于1mm。盖环(660)可处在与至少一个衬底(100)不同的平面内。盖环(660)可处在与所有衬底(100)不同的平面内。优选的是，盖环(660)不与工件(320)接触。虽然本实施例中描述的盖环(660)被构造用于多个衬底，但盖环(660)可含有盖环(660)的在前述实施例中描述过的特征。
[0134]在本发明的又一实施例中，如图39所示，盖环(660)被构造用于含有两个或更多个衬底(100)的工件(320)。衬底(100)可以是不同尺寸和/或形状的。衬底(100)可以是一片较大衬底(100)。衬底(100)可含有不同材料。优选的是，这些衬底是用类似的化学制剂处理的(例如，硅与锗二者在含氟化学制剂中被蚀刻)。该盖环含有至少两个开口(663)，该开口(663)允许等离子体接触至少一个衬底(100)。在优选实施例中，每个开口(663)将一个衬底(100)暴露于等离子体。开口(663)可以是不同尺寸和形状的。优选的是，盖环(660)不与衬底(100)重叠。在优选实施例中，从盖环开口(663)到该开口内包含的衬底(100)周界的距离(3900)为至少0.1mm。还优选的是，从盖环开口(663)到盖环开口内包含的任何衬底(100)周界的距离(3900)为至少0.1mm。盖环开口(663)与衬底(100)周界之间的距离(3900)可大于1mm。盖环(660)可处在与至少一个衬底(100)不同的平面内。盖环(660)可处在与所有衬底(100)不同的平面内。优选的是，盖环(660)不与工件(320)接触。虽然本实施例中描述的盖环(660)被构造用于多个衬底，但盖环(660)可含有在盖环(660)的先前实施例中描述的特征。
[0135]虽然图26和27示出了具有位于同一平面内(例如，在柔性膜(300)的同一侧)的框架(310)和衬底(100)的工件，但工件(320)能够构造成使得衬底(100)和框架(310)位于该膜(300)的两个相反侧(例如，衬底的底部被粘附到所述带的顶表面，而框架的顶表面被粘附到所述带的底表面)。所述的本发明的构思能够有益地应用于这种工件构造。
[0136]如图19所示，ESC(2330)包含被施加高电压的一个或多个电极(2340)。能够在至少一个夹持电极(2340)和与等离子体接触的导电表面(例如室壁(600))之间、或简单地在两个或更多个夹持电极之间施加电位差。所施加的典型的夹持电位在IV和10kV之间的范围内，但所施加的夹持电位优选在lkV和5kV之间。对于暴露在低于2kV的等离子体诱导自偏置电压下的夹持材料(2320)，优选的是，所施加的夹持电位差大于夹持材料(2320)上的等离子体诱导自偏压。
[0137]对于上述的本发明的所有实施例，优选的是，衬底(100)的背面(例如，衬底的与包含器件(110)的表面相反的表面)面向柔性膜(300)(例如，衬底(100)的背面能够与柔性膜(300)接触)。在本发明的替代实施例中，衬底(100)能够安装在柔性膜(300)上，使得衬底(100)的包含器件(110)的表面面向柔性膜(300)(例如，衬底(100)的器件侧能够与柔性膜(300)接触)。
[0138]如图19所示，夹持电极(2340)通过电绝缘层(2300)而与工件支撑件(630)分离并通过上侧电绝缘层(2310)而与待夹持材料(2320)分离。在ESC的夹持电极上方的上侧电绝缘层(2310)的厚度和相对介电常数优选被选择为使得待夹持绝缘材料(2320)对夹持性能(例如，夹持力)的影响最小化。在本发明中，电介质(2310)的厚度和所述层(2310)的介电常数被选择为均高于被夹持材料(2320)的厚度和介电常数。不必要的是，例如，ESC的上侧电介质(2310)的厚度和上侧电介质(2310)的相对介电常数均高于待夹持材料(2320)，任一个参数均能够被操控以便ESC的上侧电介质层(2310)的厚度和相对介电常数的乘积大于待夹持材料(2320)的厚度和介电常数的乘积。上侧电介质绝缘体(2310)的相对介电常数和上侧电介质绝缘体(2310)的厚度的乘积与待夹持材料(2320)的这种乘积的比值优选大于1:1，但理想地大于5: 1。
[0139]图20示出了其中夹持电极(2340)不具有介于夹持电极(2340)和待夹持材料(2320)之间的电绝缘体的另一个实施例。在ESC的夹持电极(2340)被暴露(未被电绝缘体覆盖)并且该夹持电极(2 3 4 0)与待夹持材料(2 3 2 0)至少部分接触的情况下，待夹持材料(2320)的与ESC的电极(2340)接触的底表面必须是电绝缘的。
[0140]本领域已知的典型ESC主要包括双极或单极电极构造，但其它的多极构造也是可能的。可以根据具体应用来选择电极构造。在夹持绝缘体的情况下，多极夹持电极构造是典型的;然而，双极或多极电极构造可能导致工件的底表面上的电荷分离。该表面上的这种电荷分离可导致强的残余力，这能够使松开程序(declamp routine)更长且更复杂。
[0141]在本发明中，ESC被优化以用于电绝缘材料的夹持和松开，其中，与ESC的顶表面接触的工件表面由电绝缘体构成。使用了单极式ESC以促进所述松开程序。在单极ESC的情况下，在底表面上没有发生横向电荷分离;而是，该底表面大部分是均匀带电的。由于工件的底表面具有大部分均匀的电荷分布，残余力也将是大部分均匀的。该大部分均匀的残余夹持力能够容易地被消除。通常，采用一个程序以消除残余夹持力并松开工件。在一个程序中，能够通过将所施加的夹持电压设定为等离子体诱导自偏压来操控所施加的夹持电压。在一些情况下，该夹持电压能够设定为0V或设定为用于夹持工件的夹持电压极性的相反极性的最优设定点。通常在工件已被处理之后执行该松开程序。
[0142]图8示出了从ESC(310)的外径延伸到提升机构(680)的垫圈(700)。该垫圈(700)用于防止任何暴露的带(300)的背面被等离子体接触。尽管示出了单独的垫圈(700)，但ESC(670)的延伸也将防止带(300)的背面暴露于等离子体。垫圈(700)能够由诸如陶瓷(例如，氧化铝)或塑性材料(例如，聚四氟乙烯(PTFE、Teflon))的介电材料制成，因为其低导热性和低导电性而选择了上述材料。尽管优选使该未被夹持的带不直接暴露于等离子体，但能够容忍一些间接暴露。
[0143]通常，在等离子体处理期间，希望对离子能量和离子通量进行解耦，以实现某些蚀刻特性。通过采用被供电的工件支撑件和诸如ICP的高密度源，能够实现对离子能量和离子通量的大部分独立控制。工件支撑件能够由交流或直流电源供电(例如，被偏置)。交流偏置频率能够在几kHz到几百MHz的范围内。低频率通常是指处于离子等离子体频率或低于离子等离子体频率的那些偏置频率，而高偏置频率是指高于离子等离子体频率的频率。离子等离子体频率被理解为取决于离子的原子数，因此，离子等离子体频率将受等离子体化学成分影响。这样的化学成分可以含有Cl、HBr、I或F。在含SF6的等离子体的情况下，离子等离子体频率约为4MHz。如图23所示，当将衬底向下蚀刻到由于具有不同的相对介电常数(例如，绝缘体上硅、SOI结构)的两种材料(例如，图23中的2720和2370)的接触而形成的界面时，与该界面处的带电相关的蚀刻问题是众所周知的。这样的问题可以是电的或物理的，并且通常作为开槽(notching)(例如，参见图23中的2700)、挖沟(trenching)、特征轮廓退化而被熟知。这些问题通常发生的界面的示例是绝缘体上硅(S0I)、安装在绝缘载体上的半导体衬底、安装在带上的半导体晶圆(例如，GaAs、Si)、和包含至少一个电绝缘层的衬底。这些问题对于器件产量和性能来说是非期望的。例如，当使用在绝缘体(例如，Si02)上停止的时分多路复用(例如，TDM、DRIE或Bo sch)工艺蚀刻硅时，本领域公知的是在该硅/绝缘体的界面处将发生底切(或开槽)。如本领域所熟知的，如美国专利6，187，685中所解释的，通过在低RF偏置频率(低于离子等离子体频率)下运行并附加地脉冲调节或调制RF偏置功率，能够减少这样的带电问题。注意，’685专利没有教导使用大于离子等离子体频率(约4MHz)的RF偏置频率通过绝缘的蚀刻停止来蚀刻硅。
[0144]当高频率RF偏置与在高密度等离子体源(620)和衬底(100)之间的机械隔板(690)结合使用时，本发明允许使用大于离子等离子体频率的RF偏置频率(例如，大于约4MHz)来蚀刻这些结构(例如，SOI)。这种构造允许在仍然消除或减少在界面处发生的损伤(例如，在硅/暴露的绝缘体的界面处的最小化的开槽(2700))的同时、进行衬底(100)的处理(例如，蚀刻)。优选地，RF偏置频率是13.56MHz (ISM频带)。
[0145]在本发明的一个实施例中，机械隔板(690)与在处理期间的一些时刻是脉冲的高频RF偏压结合使用。该RF偏压可以在整个工艺期间是脉冲的。脉冲的RF偏压在脉冲序列中能够具有至少两个功率水平——高值和低值。脉冲的RF偏压可具有不止两个RF偏置功率水平。该低值可以是零(无RF偏置功率)。该脉冲的RF偏置水平能够连续地、离散地、或这两种情形都有地变化。RF偏置频率也可大于约6MHz，最高约160MHz。
[0146]设备制造商不得不创造他们的蚀刻系统的独特构造，以支持某些应用，例如但不限于低损伤等离子体蚀刻和SOI应用，在不增加多个电源和/或匹配网络(有时是静电吸盘)的费用的前提下，这通常不能用于其它工艺。在13.56MHz的频率下的电源由于其可用性和低成本而在工业中是常见的。本发明使得能够使用这样的电源来用于上述的应用，从而消除了增加硬件和/或精细硬件构造的需要。
[0147]由于在这种低频率下的RF耦合不能有效穿过厚的介电材料，与衬底(100)的RF耦合可以经由一个或多个ESC夹持电极(2010)，例如经由耦合电容器，而不是经由RF供电的工件支撑件(630)。为了维持与衬底(100)的均匀RF耦合，ESC的单个电极或多个电极也应均匀地布置在衬底(100)背后。如果使用多个电极，则难以实现这一点，因为电极之间的必需的间隙会造成RF耦合的局部变化，这不利地影响蚀刻的质量，特别是在衬底/带的界面处的底切。因此，ESC设计的优选实施例包括了所谓的单极设计，其中，使用了单个电极来提供夹持力。
[0148]能够使用半导体工业中众所周知的技术来处理衬底。一般使用诸如SF6的基于氟的化学成分来处理硅衬底。SF6/02化学成分因为其高速率和各向异性属性而通常被用于蚀刻硅。该化学成分的缺点是其对掩膜材料的相对低的选择性，例如对光致抗蚀剂是15-20:
1。替代地，时分多路复用(TDM)工艺能够在沉积和蚀刻之间交替使用，以产生高度各向异性的深轮廓。例如，用于蚀刻硅的一种替代的工艺使用C4F8步骤