[0032]图6示出了根据本文所描述的技术的一个或多个金属-绝缘体-金属(MM)实现的多层中介体的截面表示。
[0033]图7示出了根据本文所描述的技术的一个或多个实现的中介体的截面表示。
[0034]图8是解说根据本文所描述的实现制作中介体的方法的流程图。
[0035]详细描述
[0036]总体而言，本文所公开的主题内容的一个实现涉及用于减小半导体封装中的寄生电感和等效串联电感(ESL)的系统、方法和装置。图1A是常规IC封装100的截面表示。所解说的IC封装100包括使用第一组触点106安装到封装基板104的管芯102。印刷电路板(PCB)108使用第二组触点110安装到封装基板104。体电容器112被安装到PCB 108。解耦电容器114嵌入在封装基板104中。管芯102、封装基板104和PCB 108使用一系列通孔116耦合在一起。术语“触点”和“通孔”两者可以是指用于电连接不同互连级上的导体/迹线的结构。
[0037]图1B是IC封装100的模拟集总电路模型120的示意图。所解说的集总电路模型120将管芯102示为使用多个电阻、电容、电感耦合到功率管理IC(PMIC)122以及电流源的移动站调制解调器(MSM)核。模型120将MSM核102示为具有电容和电阻。模型120将封装基板104示为具有电阻和电感。模型120还将封装基板104示为具有解耦电容器114以及迹线的迹线电感116。模型120将PMIC 122示为具有电感和电阻。模型120进一步示出了体电容器122，连同耦合在封装基板104与PMIC 122之间的各种其他建模的电阻、电容和电感。
[0038]图1C是根据本文所描述的技术的一个或多个实现的功率递送网络的模拟的阻抗曲线150的图形表示。所解说的阻抗曲线150将功率递送网络的频率响应标绘在X轴上，相对地将功率递送网络(TON)的阻抗(Zpdn)标绘在y轴上。从管芯102到PMIC 122模拟功率递送网络的阻抗(Zpdn)，包括来自体电容器102的电容、来自解耦电容器114的电容、以及来自迹线的迹线电感116。
[0039]所解说的阻抗曲线150包括强谐振峰值152，其可以是由于解耦电容器114的迹线电感(即，寄生电感)与解耦电容器114的等效串联电感(ESL)组合所引起的。通常而言，该谐振峰值发生在100兆赫兹附近。
[0040]在一个或多个实现中，系统、方法和装置减小寄生电感和等效串联电感(ESL)t^g果是谐振峰值152被降低到等效于谐振峰值154的水平。
[0041]图2示出了根据本文所描述的技术的一个或多个实现的系统200的截面表示，其中谐振峰值152能够被降低到谐振峰值154。图2中所解说的系统200描绘了包括管芯202的芯片组被布置在中介体204上。中介体204被布置在印刷电路板(PCB)206上。管芯202包括多个功率端子(VDD)和接地端子(GND)。在一个或多个实现中，管芯102是触发器应用处理器。当然，管芯102可以是任何合适的功能性半导体块。
[0042]在一个或多个实现中，中介体204使用穿玻通孔(TGV)技术和/或穿硅通孔(TSV)技术来实现。在一个或多个实现中，中介体204是陶瓷中介体、玻璃中介体、硅中介体和/或有机中介体。
[0043]中介体204包括多个金属线和/或迹线208、210、212和213。金属线和/或迹线208和210分别耦合到多个功率端子214A和214B。金属线和/或迹线212和213分别耦合到接地端子216A和216B。功率端子214A和214B以及接地端子216A和216B以交错图案布置。该交错图案可以是逐行、逐列或者诸如此类。由功率端子214A和214B以及接地端子216A和216B形成多个多层薄膜电容器。功率端子214A和214B以及接地端子216A和216B以交错图案布置。金属线和/或迹线208、210、212和213由此也按交错图案布置。该交错图案消除了常规情况下会存在于金属线和/或迹线之间的磁场。该交错图案可以是逐行、逐列或者诸如此类。
[0044]中介体204还包括配置成将来自管芯202的信号耦合到中介体204和基板206的多个端子218A和218B。中介体204还包括配置成将交错图案的功率端子和接地端子耦合在第一组触点222和第二组触点224之间的多个导电通孔220A、220B、220C和220D。
[0045]在一个实现中，可以在中介体的一侧和/或两侧上用金属-绝缘体-金属(ΜΠΟ配置形成多层薄膜电容器。在该实现中，多层薄膜电容器可以是沟槽电容器。
[0046]MIM配置中的金属线可以是铝(Al)、铜(Cu)、A1和Cu的合金、或者提供用于耦合或互连电气电路的信号路径的其他合适的导体。当然，在非MM配置的情形中，除了金属之外的导体是合适的。诸如掺杂多晶硅、掺杂单晶硅、钛(Ti)、钼(Mo)以及耐熔金属硅化物等材料是其他导体的示例。
[0047]第一组触点222是布置在中介体204的第一侧的球栅阵列(BGA)。第二组触点224也是布置在中介体204的第二侧的BGA13BGA包括多个焊料凸块。
[0048]第一组触点222具有比第二组触点224小的间距。例如，第一组触点222可以具有100微米间距，而第二组触点224可以具有400微米间距。以此方式，中介体204能够用作从触发器BGA触点222的100微米间距到BGA触点224的400微米间距的空间转换器。
[0049]在一个或多个实现中，由功率端子214A和214B以及接地端子216A和216B形成的多层薄膜电容器将阻抗曲线150上的峰值152降低到峰值154。这是通过将多层薄膜电容器与中介体组合以缩短从管芯到PMIC的功率循环来完成的。即，与多层薄膜电容器相组合的中介体使得从触发器凸块到电容器电极(或通孔)的迹线电感(或寄生电感)被基本上消除。
[0050]回想起常规的解耦电容器具有在其电极之间生成的磁场。这是因为通常情况下功率端子和接地端子以棋盘图案来布局。以新颖的逐行和/或逐列交错图案而非传统的棋盘图案来布局功率端子和接地端子减小了根据本文所描述的技术所设计的中介体的等效串联电感(ESL)，因为逐行和/或逐列交错图案消除了常规多层薄膜电容器正常情况下会生成的磁场。
[0051]进一步回想起，根据本文中所描述的技术的实现，功率端子和接地端子以逐行和/或逐列交错图案布置在中介体上。图3解说了根据本文所描述的技术的一个或多个实现的具有逐行和/或逐列交错功率和接地图案的中介体300的俯视图。所解说的中介体300包括以交错图案布置在中介体300上的多个接地(GND)端子(302A...)以及多个功率(VDD)端子(304A...)。例如，具有功率端子304A、304B、304C、304D、304E、304F和304G的列306A与具有功率端子302H、302J、302K、302L、302M、302N和302P的列308A交错。即，代替具有常规的棋盘图案，中介体300具有逐行和/或逐列互相交错的功率端子和接地端子行和列。例如，中介体300中的功率和接地面以交错图案二维地交替。
[0052]通常情况下，以棋盘图案将功率端子和接地端子布局在解耦电容器中使得在解耦电容器的电极之间生成磁场。以逐行和/或逐列交错图案而非传统的棋盘图案