Ldmos和jfet的集成结构及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种结型场效应管(JFET)器件。本发明还涉及一种JFET器件的制造方法。
【背景技术】
[0002]目前高压BCD工艺中，常用的高压LDMOS附带高压JFET的做法是利用高压LDMOS的结构提供耐压，再在高压N阱(HV Nwell)另一端引出JFET的源区(Source)形成高压JFET器件。
[0003]通过利用隔离型高压LDMOS的漂移区作为JFET的漏区或源区(Drain/Source)，利用LDMOS组成的体区(body)即沟道区的P阱(Pwell)作为JFET栅区(Gate)，实现寄生在LDMOS里面的JFET，通过LDMOS的高耐压漂移区，实现JFET的高耐压性能。
[0004]这种结构由于寄生高压JFET的沟道区位于高压LDMOS源区和体区即Source/Body的下面，在较高工作电压下(>300V)，JFET沟道内电子的流动会造成空穴注入进体区的Pwell中产生空穴电流，电压越高电流越大，最终造成高压LDMOS可靠性问题。
[0005]如图1所示，是现有LDMOS和JFET的集成结构中JFET的剖面图；如图2所示，是现有LDMOS和JFET的集成结构的俯视图，其中图1是沿图2的AA双箭头线处的剖面图；JFET包括了LDMOS器件的结构单元，LDMOS包括:
[0006]形成于P型衬底101中的深N阱102，在所述P型衬底101中形成有场氧化层103，通过所述场氧化层103隔离出有源区。
[0007]P阱105a组成LDMOS的沟道区，源区108b，由形成于所述沟道区105a中N+区组成;漏区108a，由形成于所述深N阱102中的N+区组成。
[0008]在所述漏区108a和沟道区105a之间的所述深N阱102表面形成有一个所述场氧化层103，令该场氧化层103为第一场氧化层103a，所述第一场氧化层103a和所述漏区108a自对准、和所述沟道区105a相隔一定距离。
[0009]由漏区108a和所述沟道区105a之间的区域组成LDMOS的漂移区；
[0010]多晶硅栅106，由形成于所述沟道区105a上的第一多晶硅层106组成，所述源区108b和所述多晶硅栅106的外侧自对准，所述多晶硅栅106的内侧延伸到所述第一场氧化层103上，所述多晶硅栅106的底部形成有栅氧化层;被所述多晶硅栅106覆盖的所述沟道区105a表面用于形成沟道。
[0011]在俯视面上:
[0012]所述第一多晶硅层106首尾相连形成闭合的第一多晶硅环绕结构，所述第一多晶硅环绕结构将所述漂移区和所述漏区108a包围，所述第一多晶硅环绕结构位于所述深N阱102区域内。
[0013]所述源区108b沿着所述第一多晶硅层106的外侧环绕形成源区环绕结构，所述沟道区105a也形成沟道区环绕结构，环绕方式都和所述第一多晶硅环绕结构相同。
[0014]JFET 包括:
[0015]JFET的栅极区也由P阱105a组成。
[0016]JFET的源区，由形成于所述深N阱102中N+区108c组成。
[0017]在俯视面上:
[0018]所述源区108c形成于突出的所述深N阱102中；
[0019]位于所述源区108c内侧的沟道区105a同时作为JFET的栅极区，也就所述源区108c向内侧延伸所对应位置处的P阱105a即作为LDMOS的沟道区也作为JFET的栅极区。
[0020]在JFET的栅极区的底部的深N阱102作为JFET的沟道区，JFET的漂移区和漏区和LDMOS的共用。
[0021]在第一场氧化层103a底部的漂移区即深N阱102的表面中形成有PTOP层104，PT0P层104能够和漂移区顶部的第一场氧化层103a—起形成双层(double)降低表面电场(ResurfWPdouble resurf结构。由此形成的double resurf结构中，通过PTOP及HV NWLL本身掺杂浓度配比平衡调节，能在保证相同的击穿电压耐压的前提下，实现更低的比导通电阻(Rsp)结构。
[0022]由图1所示可知，在深N阱102外的P型衬底101中还形成有P阱105b，P阱105b的表面形成有由P+区109b组成的衬底电极引出区，在P阱105a中则形成有和沟道区105a相接触的P+区 109ao
[0023]层间膜覆盖在器件的表面，在层间膜中形成有穿过层间膜的接触孔以及正面金属层。图1中显示了两层层间膜，分别如标记IlOa和IlOb所示，两层层间膜中的接触孔分别如标记Illa和Illb所示，两层正面金属层分别如标记112a和112b所示。通过多层层间膜、接触孔和正面金属层的图形结构分别实现漏极、第一栅极即LDMOS的栅极、第一源极即LDMOS的源极同时也为JFET的栅极、第二源极即JFET的源极和衬底电极的引出。
[0024]上述现有结构的JFET和LDMOS共用漂移区和漏区，能够实现JFET的高耐用能力，但是缺点是JFET的栅极区和LDMOS的沟道区共用P阱105a，在较高工作电压下(>300V)，JFET沟道内电子的流动会造成空穴注入进P阱105a中产生空穴电流，电压越高电流越大，最终造成高压LDMOS可靠性问题。
【发明内容】
[0025]本发明所要解决的技术问题是提供一种LDMOS和JFET的集成结构，能够采用LDMOS的漂移区和漏区实现JFET的高耐压，同时能避免JFET沟道区电流对LDMOS器件的可靠性造成影响、提高LDMOS器件的可靠性。为解决上述技术问题，本发明还提供一种LDMOS和JFET的集成结构的制造方法。
[0026]为解决上述技术问题，本发明提供的LDMOS和JFET的集成结构的LDMOS包括:
[0027]形成于P型衬底中的深N阱，在所述P型衬底中形成有场氧化层，通过所述场氧化层隔尚出有源区。
[0028]第一沟道区，由形成于所述深N阱中的P阱组成。
[0029]第一源区，由形成于所述第一沟道区中N+区组成。
[0030]第一漏区，由形成于所述深N阱中的N+区组成。
[0031]在所述第一漏区和第一沟道区之间的所述深N阱表面形成有一个所述场氧化层，令该场氧化层为第一场氧化层，所述第一场氧化层和所述第一漏区自对准、和所述第一沟道区相隔一定距离。
[0032]由所述第一漏区和所述第一沟道区之间的区域组成第一漂移区。
[0033]多晶硅栅，由形成于所述第一沟道区上的第一多晶硅层组成，所述第一源区和所述多晶硅栅的外侧自对准，所述多晶硅栅的内侧延伸到所述第一场氧化层上，所述多晶硅栅的底部形成有栅氧化层;被所述多晶硅栅覆盖的所述第一沟道区表面用于形成沟道。
[0034]在俯视面上:
[0035]所述第一多晶硅层首尾相连形成闭合的第一多晶硅环绕结构，所述第一多晶硅环绕结构将所述第一漂移区和所述第一漏区包围，所述第一多晶硅环绕结构位于所述深N阱区域内。
[0036]所述第一源区沿着所述第一多晶硅层的外侧环绕形成具有开口的源区环绕结构，由外侧形成有所述第一源区的所述第一多晶硅层组成所述多晶硅栅;所述第一沟道区也形成具有开口的沟道区环绕结构，所述沟道区环绕结构的开口位置和所述源区环绕结构的开口位置相同。
[0037]JFET 包括:
[0038]第二栅极区，由形成于所述深N阱中的P阱组成。
[0039]第二源区，由形成于所述深N阱中N+区组成。
[0040]在俯视面上:
[0041]在所述沟道区环绕结构的开口位置处的所述第一多晶硅层的外侧的所述深N阱具有一突出结构，第二栅极区形成于突出的所述深N阱中且延伸到突出的所述深N阱两侧的所述P型衬底中，所述第二栅极区的延伸到突出的所述深N阱两侧的所述P型衬底中的表面区域中形成有由P+区组成的栅极引出区;所述第一沟道区和所述第二栅极区不相连接。
[0042]所述第二源区形成于突出的所述深N阱中且位于所述第二栅极区的外侧；在所述沟道区环绕结构的开口位置处，所述第一场氧化层从所述第一多晶硅环绕结构的内侧向外侧延伸直至所述第一场氧化层的外侧和所述第二源区自对准。
[0043]由所述第二栅极区底部的所述深N阱组成所述JFET的沟道区。
[0044]由所述第二栅极区的内侧到所述沟道区环绕结构的开口位置处的所述第一多晶硅层的外侧之间的区域叠加所述第一漂移区组成所述JFET的漂移区。
[0045 ]由所述第一漏区组成所述JFET的漏区。
[0046]进一步的改进是，所述第一漂移区由所述第一漏区和所述第一沟道区之间的所述深N阱组成。
[0047]所述JFET的漂移区由所述第二栅极区的内侧到所述沟道区环绕结构的开口位置处的所述第一多晶硅层的外侧之间的所述深N阱叠加所述第一漂移区组成。
[0048]进一步的改进是，在所述第一漂移区中还包括形成于所述深N阱表面的PTOP层。
[0049]进一步的改进是，在俯视面上，在所述沟道区环绕结构的开口位置处两侧的所述多晶硅栅都为直线结构。
[0050]进一步的改进是，在俯视面上，在所述沟道区环绕结构的开口位置处的所述第一多晶硅层也为直线结构，该处的所述第一多晶硅层和两侧的所述多晶硅栅的直线垂直且通过弧线连接。
[0051]进一步的改进是，在俯视面上，在所述沟道区环绕结构的开口位置处两侧的所述多晶硅栅沿直线方向向所述第一多晶硅环绕结构的外侧延伸一段距离，在所述沟道区环绕结构的开口位置处两侧的所述多晶硅栅外侧的所述第一沟道区和所述第一源区也分别沿直线方向向所述第一多晶硅环绕结构的外侧延伸一段距离且延伸的所述第一沟道区和所述第一源区都位于所述深N阱中。
[0052]进一步的改进是，在所述沟道区环绕结构的开口位置处两侧的所述第一源区的延伸距离小于等于所述第一沟道区的延伸距离、所述第一沟道区的延伸距离小于等于所述多晶硅栅的延伸距离。
[0053]进一步的改进是，在所述沟道区环绕结构的开口位置处两侧的所述第一源区、所述第一沟道区和所述多晶硅栅的延伸距离分别大于等于5微米。
[0054]进一步的改进是，在所述沟道区环绕结构的开口位置处两侧的所述第一源区、所述第一沟道区和所述多晶硅栅的延伸距离分别为5微米?50微米。
[0055]进一步的改进是，所述场氧化层为浅沟槽隔离场氧化层(STI)或局部场氧化层(LOCOS)0
[0056]进一步的改进是，所述第一漏区形成区域位于由所述场氧化层隔离出的一个有源区，令该有源区为第一有源区中；所述第一沟道区的表面和所述第一源区的形成区域都位于由所述场氧化层隔离出的一个有源区中，令该有源区为第二有源区；所述第二源区形成区域位于由所述场氧化层隔离出的一个有源区，令该有源区为第三有源区中；所述栅极引出区的形成区域位于由所述场氧化层隔离出的一个有源区，令该有源区为第四有源区中。
[0057]进一步的改进是，所述沟道区环绕结构的开口位置处对应的所述第一多晶硅层位于所述第一场氧化层上且作为所述JFET的源区侧场板。
[0058]进一步的改进是，在靠近所述第一漏区