侧的所述第一场氧化层的表面形成有第二多晶硅层，所述第二多晶硅层首尾相连形成闭合的第二多晶硅环绕结构，所述第二多晶硅环绕结构位于所述第一多晶硅环绕结构的内侧，所述第二多晶硅层作为漏区侧场板。
[0059]进一步的改进是，层间膜将所述LDMOS和所述JFET覆盖，在所述层间膜中形成有接触孔，在所述层间膜的表面形成有正面金属层，所述正面金属层图形化后形成漏极、第一源极、第一栅极、第二源极和第二栅极;所述漏极通过接触孔和所述第一漏区连接，所述第一源极通过接触孔和所述第一源区连接，所述第一栅极通过接触孔和所述多晶硅栅连接，所述第二源极通过接触孔和所述第二源区连接，所述第二栅极通过接触孔和所述第二栅极区的所述栅极引出区连接。
[0060]进一步的改进是，所述源区侧场板顶部通过接触孔连接到第一源极或第二栅极，所述第一源极通过接触孔和所述第一源区连接，所述第二栅极通过接触孔和所述第二栅极区的所述栅极引出区连接。
[0061]进一步的改进是，所述漏区侧场板顶部通过接触孔连接到漏极，所述漏极通过接触孔和所述第一漏区连接。
[0062]进一步的改进是，所述第一多晶硅环绕结构的呈多指结构，每一根指结构包括由两个平行的所述第一多晶硅层组成的指身部和由连接两个指身部的所述第一多晶硅层组成的指头部;所述源区环绕结构的开口位置至少位于一个所述指结构的指头部。
[0063]进一步的改进是，所述指结构的指身部和指头部之间的所述第一多晶硅层采用弧形连接。
[0064]进一步的改进是，在所述第一沟道区中形成有由P+区组成的沟道引出区。
[0065]进一步的改进是，所述沟道引出区顶部通过接触孔连接到第一源极，所述第一源极通过接触孔和所述第一源区连接。
[0066]为解决上述技术问题，本发明提供的LDMOS和JFET的集成结构的制造方法包括如下步骤:
[0067]步骤一、在P型衬底中形成深N阱，在所述P型衬底中形成场氧化层;通过所述场氧化层隔离出有源区。
[0068]步骤二、进行P阱注入形成P阱；由所述P阱分别组成LDMOS的第一沟道区和JFET的第二栅极区。
[0069]所述第一沟道区形成于所述深N阱中并在俯视面上呈具有开口的沟道区环绕结构。
[0070]在所述沟道区环绕结构的开口位置处的外侧的所述深N阱具有一突出结构，所述第二栅极区形成于突出的所述深N阱中且延伸到突出的所述深N阱两侧的所述P型衬底中；所述第一沟道区和所述第二栅极区不相连接。
[0071]由所述第二栅极区底部的所述深N阱组成所述JFET的沟道区。
[0072]步骤三、生长所述LDMOS的栅氧化层和第一多晶硅层，采用光刻刻蚀工艺对所述第一多晶硅层进行刻蚀，刻蚀后，在俯视面上所述第一多晶硅层首尾相连形成闭合的第一多晶硅环绕结构，所述第一多晶硅环绕结构位于所述深N阱区域内；所述第一多晶硅环绕结构将后续形成的第一漂移区和第一漏区包围。
[0073]在所述沟道区环绕结构的开口位置之外，所述第一多晶硅环绕结构和所述沟道区环绕结构的环绕结构相同，所述第一多晶硅层从所述第一沟道区的表面延伸到第一场氧化层表面，令所述第一场氧化层为在所述第一漏区和第一沟道区之间的所述深N阱表面形成的所述场氧化层，由覆盖所述第一沟道区的所述第一多晶硅层组成所述LDMOS的多晶硅栅，被所述多晶硅栅覆盖的所述第一沟道区表面用于形成沟道。
[0074]步骤四、进行N+注入形成所述LDMOS的第一源区，所述LDMOS和所述JFET共用的所述第一漏区和所述JFET的第二源区。
[0075]所述第一源区形成于所述第一沟道区中，所述第一源区和所述多晶硅栅的外侧自对准，所述第一源区沿着所述第一多晶硅层的外侧环绕形成具有开口的源区环绕结构，所述沟道区环绕结构的开口位置和所述源区环绕结构的开口位置相同。
[0076]所述第一漏区形成于所述深N阱中，所述第一漏区和所述第一场氧化层自对准。
[0077]所述第二源区形成于突出的所述深N阱中且位于所述第二栅极区的外侧；在所述沟道区环绕结构的开口位置处，所述第一场氧化层从所述第一多晶硅环绕结构的内侧向外侧延伸直至所述第一场氧化层的外侧和所述第二源区自对准。
[0078]由所述第一漏区和所述第一沟道区之间的区域组成第一漂移区。
[0079]由所述第二栅极区的内侧到所述沟道区环绕结构的开口位置处的所述第一多晶硅层的外侧之间的区域叠加所述第一漂移区组成所述JFET的漂移区。
[0080]步骤五、进行P+注入形成所述JFET的栅极引出区。
[0081]所述栅极引出区形成于所述第二栅极区的延伸到突出的所述深N阱两侧的所述P型衬底中的表面区域中。
[0082]进一步的改进是，所述第一漂移区由所述第一漏区和所述第一沟道区之间的所述深N阱组成。
[0083]所述JFET的漂移区由所述第二栅极区的内侧到所述沟道区环绕结构的开口位置处的所述第一多晶硅层的外侧之间的所述深N阱叠加所述第一漂移区组成。
[0084]进一步的改进是，在所述第一漂移区中还包括形成于所述深N阱表面的PTOP层，所述PTOP层在步骤一形成所述深N阱后以及在形成所述场氧化层之后或之前采用P型离子注入形成。
[0085]进一步的改进是，在俯视面上，在所述沟道区环绕结构的开口位置处两侧的所述多晶娃栅都为直线结构。
[0086]进一步的改进是，在俯视面上，在所述沟道区环绕结构的开口位置处的所述第一多晶硅层也为直线结构，该处的所述第一多晶硅层和两侧的所述多晶硅栅的直线垂直且通过弧线连接。
[0087]进一步的改进是，步骤三对所述第一多晶硅层进行光刻刻蚀后，所述多晶硅栅还包括一延伸段，在俯视面上，在所述沟道区环绕结构的开口位置处两侧的所述多晶硅栅沿直线方向向所述第一多晶硅环绕结构的外侧延伸一段距离。
[0088]在所述沟道区环绕结构的开口位置处两侧的所述多晶硅栅外侧的所述第一沟道区和所述第一源区也分别沿直线方向向所述第一多晶硅环绕结构的外侧延伸一段距离且延伸的所述第一沟道区和所述第一源区都位于所述深N阱中。
[0089]进一步的改进是，在所述沟道区环绕结构的开口位置处两侧的所述第一源区的延伸距离小于等于所述第一沟道区的延伸距离、所述第一沟道区的延伸距离小于等于所述多晶硅栅的延伸距离。
[0090]进一步的改进是，在所述沟道区环绕结构的开口位置处两侧的所述第一源区、所述第一沟道区和所述多晶硅栅的延伸距离分别大于等于5微米。
[0091]进一步的改进是，在所述沟道区环绕结构的开口位置处两侧的所述第一源区、所述第一沟道区和所述多晶硅栅的延伸距离分别为5微米?50微米。
[0092]进一步的改进是，所述场氧化层为浅沟槽隔离场氧化层或局部场氧化层。
[0093]进一步的改进是，步骤一中通过所述场氧化层隔离出的有源区至少包括4个，所述第一漏区形成区域位于由所述场氧化层隔离出的一个有源区，令该有源区为第一有源区中；所述第一沟道区的表面和所述第一源区的形成区域都位于由所述场氧化层隔离出的一个有源区中，令该有源区为第二有源区；所述第二源区形成区域位于由所述场氧化层隔离出的一个有源区，令该有源区为第三有源区中；所述栅极引出区的形成区域位于由所述场氧化层隔离出的一个有源区，令该有源区为第四有源区中。
[0094]进一步的改进是，所述沟道区环绕结构的开口位置处对应的所述第一多晶硅层位于所述第一场氧化层上且作为所述JFET的源区侧场板。
[0095]进一步的改进是，步骤三对所述第一多晶硅层进行光刻刻蚀后还同时形成第二多晶硅环绕结构，令组成所述第二多晶硅环绕结构的所述第一多晶硅层为第二多晶硅层，所述第二多晶硅层位于靠近所述第一漏区侧的所述第一场氧化层的表面且首尾相连形成闭合的所述第二多晶硅环绕结构，所述第二多晶硅环绕结构位于所述第一多晶硅环绕结构的内侧，所述第二多晶硅层作为漏区侧场板。
[0096]进一步的改进是，步骤五之后还包括如下步骤:
[0097]步骤六、形成层间膜，所述层间膜将所述LDMOS和所述JFET覆盖。
[0098]步骤七、形成接触孔，所述接触孔穿过所述层间膜。
[0099]步骤八、形成正面金属层，采用光刻刻蚀工艺对所述正面金属层进行图形化形成漏极、第一源极、第一栅极、第二源极和第二栅极;所述漏极通过接触孔和所述第一漏区连接，所述第一源极通过接触孔和所述第一源区连接，所述第一栅极通过接触孔和所述多晶硅栅连接，所述第二源极通过接触孔和所述第二源区连接，所述第二栅极通过接触孔和所述第二栅极区的所述栅极引出区连接。
[0100]进一步的改进是，所述源区侧场板顶部通过接触孔连接到第一源极或第二栅极，所述第一源极通过接触孔和所述第一源区连接，所述第二栅极通过接触孔和所述第二栅极区的所述栅极引出区连接。
[0101]进一步的改进是，所述漏区侧场板顶部通过接触孔连接到漏极，所述漏极通过接触孔和所述第一漏区连接。
[0102]进一步的改进是，步骤三对所述第一多晶硅层进行光刻刻蚀后，所述第一多晶硅环绕结构的呈多指结构，每一根指结构包括由两个平行的所述第一多晶硅层组成的指身部和由连接两个指身部的所述第一多晶硅层组成的指头部;所述源区环绕结构的开口位置至少位于一个所述指结构的指头部。
[0103]进一步的改进是，所述指结构的指身部和指头部之间的所述第一多晶硅层采用弧形连接。
[0104]进一步的改进是，步骤五的P+注入同时在所述第一沟道区中形成有由P+区组成的沟道引出区。
[0105]进一步的改进是，所述沟道引出区顶部通过接触孔连接到第一源极，所述第一源极通过接触孔和所述第一源区连接。
[0106]本发明通过将形成JFET区域的对应的LDMOS的源区环绕结构和沟道区环绕结构打开一个开口，将该区域中的LDMOS的源区和沟道区都去除，同时将JFET的源区和栅极区设置在该开口的外侧，使得JFET即能够和LDMOS共用位于源区环绕结构开口内侧的漂移区和漏区，又能够使JFET的栅极区和LDMOS的沟道区分开;其中，共用LDMOS的漂移区和漏区能使得JFET具有较高的耐压值，实现JFET的高耐压;而使JFET的栅极区和LDMOS的沟道区分开的设置能避免JFET沟道区电流对LDMOS器件的可靠性造成影响、提高LDMOS器件的可靠性。
[0107]另外，相对于现有结构，本发明仅通过对版图结构的改变即可实现，对工艺的改动不大，成本低，所以本发明能够采用较小的成本就能实现上述的技术效果。
【附图说明】
[0108]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0109]图1是现有LDMOS和JFET的集成结构中JFET的剖面图；
[0110]图2是现有LDMOS和JFET的集成结构的俯视图；
[0111]图3是本发明实施例LDMOS和JFET的集成结构中JFET的剖面图；
[0112]图4是本发明实施例LDMOS和JFET的集成结构的俯视图。
【具体实施方式】
[0113]如图3所示，是本发明实施例LDMOS和JFET的集成结构中JFET的剖面图；如图4所示，是本发明实施例LDMOS和JFET的集成结构的俯视图。本发明实施例LDMOS和JFET的集成