多重密封环结构的制作方法
【专利说明】多重密封环结构
[0001]优先权日
[0002]本申请要求2010年8月13日提交的美国专利申请序列号61/373,679号的优先权，其全部内容通过引用结合到本文中作为参考。
技术领域
[0003]本发明提供了一种制造半导体器件的方法，也提供了一种通过这种方法制造的半导体器件。
【背景技术】
[0004]在半导体集成电路(ICs)的设计和封装中，有许多关注领域。需要防止水汽进入电路，因为:(I)水汽可能被困入到氧化物中从而增加其介电常数；(2)水汽可能在栅极氧化物中产生陷阱电荷中心从而导致互补-金属-氧化物半导体(CMOS)晶体管中的阈值电压漂移；
(3)水汽可能在S1-栅极氧化物界面中产生界面态从而通过增加的热电子敏感性导致晶体管寿命的下降；(4)水汽可能导致金属互连的腐蚀，降低IC的可靠性;和(5)当被S1-氧化物捕集时，水汽可能降低氧化物的机械强度，因此在拉伸应力下氧化物可能变得更容易断裂。离子污染物也可能导致IC的损坏，因为它们可以迅速地扩散在氧化硅中。例如，离子污染物可以导致CMOS晶体管中的阈值电压不稳定以及改变离子污染物附近的Si表面的表面电势。使相邻的IC管芯互相分离的切割工艺也可能导致IC的潜在损伤。
[0005]在工业中使用密封圈以使IC避免水汽损害、离子污染和切割工艺，但是仍需要改进。特别地，使用机械管芯切割的切割工艺可能由于管芯切割的切削力导致层的脱落。尤其是具有层间金属或层间介电膜(介电常数(low-k)低)的背部照明器件更容易管芯切割脱落。因此，需要半导体器件制造的改进方法和通过这个方法制造的器件。
【发明内容】
[0006]针对现有技术中的问题，本发明提供了一种半导体器件，包括:
[0007]基板，具有密封环区域和电路区域；
[0008]第一密封环结构，位于所述密封环区域上方；
[0009]第二密封环结构，位于所述密封环区域上方并且邻近所述第一密封环结构;和
[0010]第一钝化层，位于所述第一密封环结构和所述第二密封环结构上方。
[0011]根据本发明所述的半导体器件，其中每个所述第一密封环结构和所述第二密封环结构都由围绕所述电路区域布置的金属层堆叠组成。
[0012]根据本发明所述的半导体器件，其中每个所述第一密封环结构和所述第二密封环结构都具有线形金属层。
[0013]根据本发明所述的半导体器件，其中所述第二密封环结构与所述第一密封环结构同心D
[0014]根据本发明所述的半导体器件，其中所述第一密封环结构邻近所述电路区域并且所述第二密封环结构邻近划线。
[0015]根据本发明所述的半导体器件，其中每个所述第一密封环结构和所述第二密封环结构都具有多个线形金属层。
[0016]根据本发明所述的半导体器件，其中所述第一钝化层由氧化硅组成。
[0017]根据本发明所述的半导体器件，还包括第二钝化层，位于所述第一密封环结构和所述第二密封环结构的下方。
[0018]根据本发明所述的半导体器件，还包括第三密封环结构，位于所述第一密封环结构和所述第二密封环结构之间，所述第三密封环结构是三角形。
[0019]根据本发明所述的一种半导体器件，包括:
[0020]基板，具有密封环区域和电路区域；
[0021]第一密封环结构，位于所述密封环区域上方邻近所述电路区域，所述第一密封环结构具有多个线形金属层；
[0022]第二密封环结构，位于所述密封环区域上方邻近划线和所述第一密封环结构，所述第二密封环结构具有多个线形金属层；
[0023]第三密封环结构，位于所述密封环区域上方并且位于拐角部分的所述第一密封环结构和所述第二密封环结构之间，所述第三密封环结构具有多个三角形的金属层;和
[0024]第一钝化层，位于所述第一密封环结构、所述第二密封环结构、和所述第三密封环结构上方。
[0025]根据本发明所述的半导体器件，其中每个所述第一密封环结构、所述第二密封环结构、和所述第三密封环结构都由围绕所述电路区域的金属层堆叠组成。
[0026]根据本发明所述的半导体器件，其中所述第二密封环结构和所述第三密封环结构具有互相平行的线形腿。
[0027]根据本发明所述的半导体器件，其中所述第二密封环结构与所述第一密封环结构同心。
[0028]根据本发明所述的半导体器件，其中所述第一钝化层由氧化硅组成。
[0029]根据本发明所述的半导体器件，还包括第二钝化层，位于所述第一密封环结构和所述第二密封环结构的下方。
[0030]根据本发明所述的一种制造半导体器件的方法，所述方法包括:
[0031]提供具有密封环区域和电路区域的基板；
[0032]形成在所述密封环区域上方的第一密封环结构；
[0033]形成在所述密封环区域上方并且邻近所述第一密封环结构的第二密封环结构;和
[0034]形成在所述第一密封环结构和所述第二密封环结构上方的第一钝化层。
[0035]根据本发明所述的方法，其中每个所述第一密封环结构和所述第二密封环结构都形成为具有多个线形金属层。
[0036]根据本发明所述的方法，其中所述第二密封环结构形成为与所述第一密封环结构同心。
[0037]根据本发明所述的方法，其中所述第一密封环结构形成为邻近所述电路区域并且所述第二密封环结构形成为邻近划线。
[0038]根据本发明所述的方法，还包括形成位于所述第一密封环结构和所述第二密封环结构之间的第三密封环结构，所述第三密封环结构是三角形。
【附图说明】
[0039]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0040]图1是根据本发明的各个方面，示出制造带有多重密封圈结构的半导体器件的方法的流程图，所述多重密封圈结构用于防止管芯切割脱落。
[0041]图2是根据本发明的各个方面，示出带有密封圈结构的集成电路(IC)管芯的俯视图。
[0042]图3A是根据本发明的各个方面的，沿着图2中的线A-A’的横截面视图。
[0043]图3B和3C是根据本发明的各个方面的，图2中B部分和C部分的特写顶视图，示出了密封环结构的实施例。
[0044]图4是根据本发明的各个方面的，示出受阻的管芯切割效应的器件的实施例的横截面视图。
[0045]图5是示出以前的半导体器件上的管芯切割效益的以前的密封环结构的横截面视图。
【具体实施方式】
[0046]据了解为了实施本发明的不同部件，以下公开提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本发明。当然这些仅仅是示例并不打算限定。再者，以下描述中第一部件形成在第二部件上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中其他的部件形成插入到第一和第二部件中的实施例，使得第一和第二部件不直接接触。为了简明和清楚，可以任意地以不同的尺寸绘制各种部件。
[0047]参考附图，图1根据本发明的各个方面，示出了制造带有多重密封环结构的半导体器件的方法100的流程图，所述多重密封环结构用于防止或阻挡器件上的管芯切割脱落效应。图2是根据本发明的各个方面的，包括集成电路(IC)管芯和围绕IC管芯的密封环结