集成电路的布局结构及方法
【技术领域】
[0001]本发明是关于一种集成电路的布局结构及方法，特别是有关于一种使用自动布局技术，且可减少占用布局面积并增进集成电路整体集成度集成度的集成电路的布局结构及方法。
【背景技术】
[0002]现有集成电路的自动布局(APR Layout)，皆是采用具有相同单元高度(Cellheight)的标准电路单元(Standard cell)，每个电路单元虽然电路功能不同，但是单元高度相同；也因功能不同，所以可以整合出不同的电路动作；而单元高度相同，因此可以藉由自动布局工具(APR tool)，像砖块一样一块块衔接起来，以使每一个电路单元的电源端(Power)与地端(Ground)可互相连接，且无高低差。
[0003]请同时参阅图1A、图1B及图1C，图1A为现有标准电路单元的示意图，图1B为现有标准电路单元的布局图，图1C为现有标准电路单元的金属层布局图。图中，电路单元DF(I)与电路单元INVl (3)具有相同的单元高度L，因此当电路单元DF (I)与电路单元INVl (3)于布局时放置在相邻的位置时，电路单元DF(I)的电源端(50)及地端(60)会分别与电路单元INVl (3)的电源端(50)及地端￠0)连接，以传递电源。
[0004]请同时参阅图2A、图2B及图2C，图2A为现有标准电路单元的示意图，图2B为现有标准电路单元的布局图，图2C为现有标准电路单元的金属层布局图。图中，具有相同单元高度L的电路单元DF(I)、电路单元INVl (3)及电路单元XORl (5)放置于相邻的第一行，而第二行则放置电路单元AND_3 (9)、电路单元INV2 (11)、电路单元DLYL3 (13)及电路单元023ND(15)，电源端(50)设于第一行上方及第二行下方，而地端￠0)则设于第一行与第二行间。
[0005]当采取现有的方式布局时，因标准电路单元需要像砖块一样一块块堆衔接起来，所以所有的电路单元的单元高度必须相同，否则电源端和地端会呈现不连续而断开，导致无法传递电源。请同时参阅图3A、图3B及图3C，图3A为具有不同高度的电路单元示意图，图3B为具有不同高度的电路单元布局图，图3C为具有不同高度的电路单元金属层布局图。图中，因电路单元DF(I)的单元高度LI与电路单元INVl (2)的单元高度L2不同，所以当把电路单元DF(I)与电路单元INVl (2)放置在同一行时，地端(60)维持连接，但电源端(50)与电源端(50’ )会因单元高度不同而断开，造成电源无法传递。
[0006]所以制作自动布局(APR Layout)所需的标准电路单元的单元高度时，必须取决于整个组件库(Library)之中最复杂的电路单元的单元高度，该单元高度连最复杂的电路单元都可以放得进去，那其他比较简单，耗费面积比较小的电路单元也应该放得进去。
[0007]也因此在采取现有的方式布局时，因整行的单元高度须取决于整个组件库中最复杂的电路单元的单元高度，造成在自动布局时，许多较小的电路单元因放置在较大单元高度的行，而造成集成电路整体的面积增加与浪费。
【发明内容】
[0008]有鉴于上述已知技术的问题，本发明的目的就是在提供一种集成电路的布局结构及方法，使集成电路整体的布局面积得到更好的利用，且减少因单元高度不必要的一致所浪费的布局面积，以增进集成电路的整体集成度。
[0009]根据本发明的一目的，提出一种集成电路布局结构，其包括:第一电路单元行，其具有第一单元高度；以及第二电路单元行，其具有第二单元高度；其中，第一电路单元行与第二电路单元行彼此毗邻排列于集成电路中，且第一电路单元行与第二电路单元行位于不同的行。
[0010]在本发明的体电路布局结构中，第一电路单元行可进一步包括具有第一单元高度的电路单元，且第二电路单元行可进一步包括具有第二单元高度的电路单元。
[0011]在本发明的体电路布局结构中，第一电路单元行与该第二电路单元行的行数比值，可进一步由集成电路中具有第一单元高度的电路单元，与具有第二单元高度的电路单元，分别所需的面积的比值而决定。
[0012]根据本发明的另一目的，提出一种集成电路布局结构，其包括:第一电路单元行，其具有第一单元高度；第二电路单元行，其具有第二单元高度；以及第三电路单元行，其具有第三单元高度；其中，第一电路单元行、第二电路单元行与第三电路单元行彼此毗邻排列于集成电路中，且第一电路单元行、第二电路单元行与第三电路单元行位于不同的行。
[0013]在本发明的体电路布局结构中，第一电路单元行可进一步包括具有第一单元高度的电路单元，第二电路单元行可进一步包括具有第二单元高度的电路单元，且第三电路单元行可进一步包括具有第三单元高度的电路单元。
[0014]在本发明的体电路布局结构中，第一电路单元行、第二电路单元行及第三电路单元行的行数比值，可进一步由集成电路中具有第一单元高度的电路单元、具有第二单元高度的电路单元及具有第三单元高度的电路单元，分别所需的面积的比值而决定。
[0015]根据本发明的再一目的，提出一种集成电路布局方法，其包括:输入电路图描述文件，电路图描述文件具有多个电路单元；将多个电路单元以单元高度做分类，具有不同的N个单元高度；分别计第I?N单元高度的电路单元所需的面积；以所需的面积间的比例，作为建立N个电路单元行的数量比例，并建立N个电路单元行，且N个电路单元行的总面积须与满足第I?N单元高度的电路单元所需的总面积；以及将电路单元，依其单元高度，放置于N个电路单元行中。
[0016]在本发明的集成电路布局方法中，N可为2以上的自然数。在本发明的集成电路布局方法中，计算第I?N单元高度的电路单元所需的面积可由手动计算或使用程序工具计算。
[0017]在本发明的集成电路布局方法中，电路图描述文件可为Verilog或EDIF格式。承上所述，本发明的集成电路的布局结构及方法，可具有一或多个下述优点:
[0018](I)此集成电路布局结构及方法可压缩集成电路布局面积达16?25%。
[0019](2)此集成电路布局结构及方法可减少因单元高度不必要的一致所浪费的布局面积，以增进集成电路的整体集成度。
【附图说明】
[0020]图1A为现有标准电路单元的示意图；
[0021]图1B为现有标准电路单元的布局图；
[0022]图1C为现有标准电路单元的金属层布局图；
[0023]图2A为现有标准电路单元的示意图；
[0024]图2B为现有标准电路单元的布局图；
[0025]图2C为现有标准电路单元的金属层布局图；
[0026]图3A为具有不同尚度的电路单兀不意图；
[0027]图3B为具有不同高度的电路单元布局图；
[0028]图3C为具有不同高度的电路单元金属层布局图；
[0029]图4A为本发明集成电路布局结构的电路单元示意图；
[0030]图4B为本发明集成电路布局结构的电路单元布局图；
[0031]图4C为本发明集成电路布局结构的电路单元金属层布局图；
[0032]图5A为本发明集成电路布局结构的行数比值示意图(2H: 1L);
[0033]图5B为本发明集成电路布局结构的行数比值示意图(1H: 1L);
[0034]图5C为本发明集成电路布局结构的行数比值示意图(2H:3L);
[0035]图f5D为本发明集成电路布局结构的行数比值示意图(1H:2L);
[0036]图6A为本发明集成电路布局结构的电源供应传递示意图，其对应于图5A ;
[0037]图6B为本发明集成电路布局结构的电源供应传递示意图，其对应于图5B ;
[0038]图6C为本发明集成电路布局结构的电源供应传递示意图，其对应于图5C ;
[0039]图6D为本发明集成电路布局结构的电源供应传递示意图，其对应于图f5D ;以及
[0040]图7为本发明集成电路布局方法的流程图。
【具体实施方式】
[0041]请参阅图4A，其为本发明集成电路布局结构的电路单元示意图。图中，集成电路布局结构包括具有单元高度为H(范例为13.3um)的第一电路单元行(70)(下称H_R0W)，及具有单元高度为L (范例为9.Sum)的第二电路单元行(80)(下称L_R0W)，H_R0ff(70)由单元高度为H的电路单元DFR (21)，及电路单元DFBB_G (23)所衔接而成，其中高度为L的第二电路单元行(80)放置于与高度为H的第一电路单元行(70)不同行上，而供应电源的部分则由设在H_R0W(70)上行的电源端(50)、设在H_R0W(70)与L_R0W(80)间的地端(60)，与设在1^_!?0￥(80)下行的电源端(50)所提供。
[0042]请同时参阅图4B及图4C，并复参阅图4A，图4B为本发明集成电路布局结构电路单元布局图，图4C为本发明集成电路布局结构的电路单元金属层布局图。由图中可得知，藉由本发明集成电路布局结构，可同时容纳至少二种不同单元高度的电路单元，藉由单元高度将电路单元做分类并放置于适合的电路单元行，因而减少因将单元高度较低的电路单元放置在单元高度较高的电路单元行而造成的面积浪费，本发明集成电路布局结构可使整体集成电路所占的面积可获得适当的压缩；另外，藉由将电路单元放置在合适单元高度的电路单元行，可使同一行电路单元因具有相同的单元高度，进而该行的每一电路单元的电源端(50)与地端￠0)得以衔接并传递电源。
[0043]请同时参阅图5A至图5D，图5A至图f5D皆为本发明集成电路布局结构的行数比值示意图。图中，通过不同电路单元行中电路单元所需面积的比值，而决定电路单元行在集成电路中的行数比值，