嵌套式穿玻璃通孔变压器的制造方法
【专利摘要】一种3D嵌套式变压器包含衬底，所述衬底具有与一组迹线菊链在一起的一组穿衬底通孔。所述穿衬底通孔中的至少一些具有第一和第二导电区。所述组迹线还包含将所述穿衬底通孔的所述第一导电区中的至少一些耦合在一起的第一组迹线，及将所述穿衬底通孔的所述第二导电区中的至少一些耦合在一起的第二组迹线。
【专利说明】
嵌套式穿玻璃通孔变压器
技术领域
[0001]本发明大体上涉及集成电路(1C)。更具体来说，本发明的一个方面涉及嵌套式穿玻璃通孔(或穿衬底通孔)变压器。
【背景技术】
[0002]变压器可为通过其缠绕电路(例如，绕组)之间的感应耦合而传递能量的任何电子装置。变压器可包含初级绕组及次级绕组。初级绕组中变化的电流产生变压器的芯中的变化的磁通量，所述变化的磁通量产生穿过次级绕组的变化的磁通量。此变化的磁通量随后在次级绕组中感应变化的电动势(例如，电压)。变压器还用于改变电路的相对电压或完全隔离电压。总的来说，多种不同应用使用变压器来用于电能的分布、传输及消耗。
【发明内容】
[0003]在本发明的一个方面中，揭示一种3D嵌套式变压器。所述3D嵌套式变压器包含衬底，所述衬底具有与一组迹线菊链的一组穿衬底通孔。所述穿衬底通孔中的至少一些具有第一和第二导电区。所述组迹线包含第一组迹线及第二组迹线。所述第一组迹线将所述穿衬底通孔的所述第一导电区中的至少一些耦合在一起。所述第二组迹线将所述穿衬底通孔的所述第二导电区中的至少一些耦合在一起。
[0004]另一方面揭示一种3D嵌套式变压器，其包含衬底，所述衬底具有与一组迹线菊链的一组穿衬底通孔。所述穿衬底通孔中的至少一些具有第一和第二用于传导的装置。所述组迹线包含将所述第一用于传导的装置中的至少一些耦合在一起的第一组迹线，及将所述第二用于传导的装置中的至少一些耦合在一起的第二组迹线。
[0005]在另一方面中，揭示一种制造3D嵌套式变压器的方法。所述方法包含在衬底中形成一组穿衬底通孔。所述方法还包含将所述穿衬底通孔与一组迹线菊链在一起。所述组穿衬底通孔中的至少一些具有第一和第二导电区。通过将第一组迹线耦合到所述组穿衬底通孔的所述第一导电区中的至少一些且将第二组迹线耦合到所述组穿衬底通孔的所述第二导电区中的至少一些而进行所述穿衬底通孔的所述菊链。
[0006]这已经相当宽泛地概述了本发明的特征和技术优点，使得可以更好地理解下文的【具体实施方式】。下文将描述本发明的另外的特征和优点。所属领域的技术人员应了解，可以容易利用本发明作为基础来修改或设计其它结构用于实现本发明的相同目的。所属领域的技术人员还应意识到，此类等效构造不脱离如在所附权利要求书中所阐述的本发明的精神和范围。当结合附图考虑时，关于本发明的组织和操作方法的被认为是本发明的特性的新颖特征与其它目标及优点一起将从以下描述得到更好理解。然而，应明确地理解，附图中的每一者是出于图解说明和描述的目的而提供的并且打算作为本发明的限制的界定。
【附图说明】
[0007]为了更全面地理解本发明，现在结合附图参考以下描述。
[0008]图1是典型变压器设计的透视图。
[0009]图2是另一典型变压器设计的透视图。
[0010]图3是根据本发明的一方面的嵌套式变压器设计的透视图。
[0011]图4A到4C是根据本发明的一方面的第一电感器、第二电感器及组合到嵌套式变压器设计中的所述第一和第二电感器的顶视图。
[0012]图5是根据本发明的一方面的在嵌套式变压器设计中使用的支撑极的透视图。
[0013]图6A到6B是根据本发明的一方面的嵌套式变压器设计的电感器板及支撑极层的视图。
[0014]图7是根据本发明的一方面的嵌套式变压器设计的底部板的透视图。
[0015]图8A到8H是根据本发明的一方面的说明制成嵌套式变压器设计的方法的侧视图。
[0016]图9A是根据本发明的一方面的说明制成嵌套式变压器设计的方法的过程流程图。
[0017]图9B是根据本发明的一方面的说明制成嵌套式变压器设计的另一方法的过程流程图。
[0018]图10是示出其中可有利地采用本发明的配置的示范性无线通信系统的框图。
[0019]图11是说明根据一个配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
【具体实施方式】
[0020]下文结合附图而陈述的详细描述内容意在作为对各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。出于提供对各种概念的透彻理解的目的，所述详细描述包含具体细节。然而，所属领域的技术人员将显而易见的是，可在没有这些特定细节的情况下实践这些概念。在一些情况下，以框图形式展示众所周知的结构和组件以便避免混淆此类概念。如本文所描述，术语“及/或”的使用既定表示“包括性或”，且术语“或”的使用既定表示“排他性或”。
[0021]可使用半导体制造工艺制造变压器以提供(例如)二维(2D)变压器及三维(3D)变压器。然而，2D变压器遭受垂直干扰。另外，使用穿玻璃通孔(TGV)技术实施的常规的3D变压器可归因于TGV的间距而消耗大量的面积。在此类3D变压器中，耦合效率归因于变压器中的被TGV间距分离的电感器的布置而较弱。因为TGV间距较大，所以减小了 3D变压器的总电感器耦合效率。然而，大TGV间距为3D变压器内的电感器及其它组件提供高质量(或Q)因子。
[0022]制造具有较低面积、较高耦合效率及较强Q因子的高性能变压器是挑战。描述在实现高耦合效率及高Q因子的同时以节约减小的面积内的资源的高效及低成本方式制造的变压器设计。
[0023]在一个配置中，在减少的面积内以螺线管配置制造三维(3D)嵌套式变压器设计，同时提供高耦合效率及强Q因子。可使用穿玻璃通孔(TGV)实施3D嵌套式变压器。例如，3D嵌套式变压器设计中的TGV可含有保形镀敷层及芯。嵌套式变压器可在单TGV电感器占地面积内实施。3D嵌套式变压器内的多个电感器还与单个TGV有效地耦合。因此，还通过TGV实现多个射频(RF)路径。嵌套式变压器还包含具有高Q因子及高耦合效率的TGV电感器。可使用用于制造3D嵌套式变压器的相同工艺技术实施高Q因子TGV电感器。
[0024]在一个方面中，揭示一种3D嵌套式变压器，其包含衬底，所述衬底具有与一组迹线菊链的一组穿衬底通孔。在本发明的此方面中，一些穿衬底通孔具有第一和第二导电区。所述组迹线可包含将所述穿衬底通孔的一些第一导电区耦合在一起的第一组迹线。所述组迹线还可包含及将所述穿衬底通孔的一些第二导电区耦合在一起的第二组迹线。
[0025]图1是典型变压器设计100的透视图。典型变压器设计100包含第一初级绕组板102、第二初级绕组板106、初级绕组支撑极104、第一次级绕组板108、第二次级绕组板112及次级绕组支撑极110。初级绕组与次级绕组缠结。初级绕组包含第一初级绕组板102、初级绕组支撑极104及第二初级绕组板106。次级绕组包含第一次级绕组板108、次级绕组支撑极110及第二次级绕组板112。在初级绕组或次级绕组中的选定一者中变化的电流在典型变压器设计100的芯中产生变化的磁通量，所述变化的磁通量又产生穿过其它未被选择的绕组的变化的磁通量。此变化的磁通量随后在其它未被选择的绕组中感应出变化的电压。初级绕组及次级绕组还可被视为第一和第二电感器。
[0026]典型变压器设计100具有若干性质。其Q或品质因数可在大约60到80的范围内。其耦合系数(k)(表达整个变压器中的耦合效率的度量)可在大约0.4到0.5的范围内。当与其它变压器实施方案相比较时，其面积还可表达为度量x(或Ix)中的最大者。
[0027]然而，典型变压器设计100具有消耗大量面积的许多板。所述板包含第一初级绕组板102、第二初级绕组板106、第一次级绕组板108及第二次级绕组板112。电感器(例如，绕组)的耦合效率也较低，因为电感器彼此隔开地布置且被穿玻璃通孔(TGV)间距分离。而且，由于TGV间距，电感器的Q因子相对低。
[0028]图2是另一典型变压器设计200的透视图。典型变压器设计200包含与图1的典型变压器设计100相同的组件。各种组件及板经布置成使得初级绕组的板与次级绕组的板部分重叠。此方法比图1的典型变压器设计100节约更多的面积，且可具有略微更高的耦合效率，但仍然不是对3D结构的资源的最智能的使用。
[0029]在典型变压器设计200中，Q因子可在大约60到80的范围内，且耦合系数(k)可在大约0.6到0.8的范围内。其面积还可表达为0.51，其中1(或]^)是表示典型变压器设计100的面积的度量。
[0030]图3说明根据本发明的一方面的三维3D嵌套式变压器设计300。嵌套式变压器设计300包含第一内部绕组板302、第二内部绕组板312、第一外部绕组板304、第二外部绕组板314及包含内芯306及外部壳体308(或外部填充物)的支撑极310。内部绕组与外部绕组缠结。内部绕组包含第一内部绕组板302、内芯306及第二内部绕组板312。外部绕组包含第一外部绕组板304、外部壳体308及第二外部绕组板314。
[0031]所述内部绕组及外部绕组可以类似于上文在图1到2中描述的初级绕组及次级绕组的方式一起协作。即，3D嵌套式变压器设计300的内部绕组及外部绕组进行组合以执行正常变压器的功能，同时归因于高度空间有效设计而节约尽可能多的面积。另外，因为3D嵌套式变压器设计300有效地使用空间，所以不存在穿玻璃通孔(TGV)间距问题且电感器(或外部绕组及内部绕组)彼此靠得更近。因此，提高了电感器之间的耦合效率，且还提高嵌套式变压器设计300中的两个电感器的Q或品质因数。
[0032]在一个配置中，3D嵌套式变压器设计300包含一组穿衬底通孔(例如，其中形成支撑极310的孔洞，将在下文解释)。在这种配置中，所述组穿衬底通孔与一组迹线(例如，支撑极310及各种板302、312、304及314)菊链在一起。穿衬底通孔还可为同轴通孔。穿衬底通孔可以螺线管配置布置。在一个配置中，三个连接(例如，各种板302、312、304及314与支撑极310之间)可放置在穿衬底通孔内。
[0033]在一个配置中，在衬底的相反的第一和第二表面上可存在第一组迹线及第二组迹线，且以蜿蜒方式通过一组穿衬底通孔耦合在一起。第一组迹线在衬底的相反的第一和第二表面上且第二组迹线在第一组导电迹线上。在这种配置中，第一组迹线及穿衬底通孔的第一导电区(例如，内芯306或外部壳体308)被布置成第一3D螺线管电感器。第二组迹线及穿衬底通孔的第二导电区(例如，内芯306或外部壳体308中的另一者)被布置成第二 3D螺线管电感器。第二 3D螺线管电感器与第一 3D螺线管电感器嵌套以操作为嵌套式3D变压器。
[0034]在这种配置中，3D嵌套式变压器设计300的Q因子可在大约60到80或更高的范围内。另外，例如在无源耦合的情况下，3D嵌套式变压器设计300的耦合系数(k)可在大约0.8至IJl.0的范围内。3D嵌套式变压器设计300的面积还可表达为0.2x到0.4x，其中x(或Ix)表示典型变压器设计100的面积。
[0035]图4A到4C是根据本发明的各方面的3D嵌套式变压器的顶视图。在这种配置中，第一电感器400及第二电感器410嵌套在一起以形成3D嵌套式变压器设计。
[0036]图4A展示第一电感器400。可使用第一外部绕组板304、第二外部绕组板314及外部壳体308实施第一电感器400，如图3的嵌套式变压器设计300中所展示。第一电感器400包含外部壳体308及第一电感器板402。可使用第一外部绕组板304或第二外部绕组板314实施第一电感器板402，这取决于视图的方向(例如，顶部或底部)。
[0037]图4B展示第二电感器410。可使用第一内部绕组板302、第二内部绕组板312及内芯306实施第二电感器410，如图3的嵌套式变压器设计300中所展示。第二电感器410包含内芯306及第二电感器板412。可使用第一内部绕组板302或第二内部绕组板312实施第二电感器板412，这取决于视图的方向(例如，顶部或底部)。
[0038]图4C展示嵌套式变压器420，其将第一电感器400及第二电感器410组合为一个变压器。如图4C中所展示，第二电感器410的内芯306配合在第一电感器400的外部壳体308内。此外，第二电感器板412小于第一电感器板402且具有比第一电感器板小的宽度。然而，第一电感器板402及第二电感器板412的大小设计不限于图4C中展示的内容。例如，第二电感器板412可大于第一电感器板402且具有比第一电感器板大的宽度，但此实施方案在图4C中未展示。通过将第一电感器400及第二电感器410彼此上下直接布置，在3D嵌套式变压器420的设计中有效地使用空间且节约面积。3D嵌套式变压器420还包含一组穿衬底通孔(例如，夕卜部壳体308中的孔洞，其可为同轴通孔)。在这种配置中，所述组穿衬底通孔与一组迹线(例如，内芯306及板402及412)菊链一起。
[0039]图5是根据本发明的一方面的在3D嵌套式变压器设计中使用的支撑极310的透视图。支撑极310包含外部壳体308(或外部填充物)、内芯306及隔离层透视图，其可为填充有空气或某一其它类型的材料(例如，层间电介质材料)的中空空间。
[0040]在这种配置中，穿玻璃通孔(TGV)(或穿玻璃孔洞)可经受保形镀敷以便形成外部壳体308。因此，还以保形方式形成隔离层透视图。接着可使用固体材料填充芯区域以形成内芯306。外部壳体308及内芯306可由铜(Cu)或具有高导电性的其它导电材料制成，所述其它导电材料例如为银(Ag)、金(Au)、铝(Al)、妈(W)、镍(Ni)及其它类似材料。外部壳体308及内芯306提供用于嵌套式变压器的两个有效射频(RF)信号路径。在用于嵌套式变压器设计中时，穿衬底通孔可为在其中放置内芯306材料的孔洞。替代地，所述孔洞包含隔离层透视图及在可移除内芯306材料的情况下产生的孔洞。
[0041]图6A到6B说明根据本发明的一方面的嵌套式变压器设计的电感器板及支撑极层的透视图600及侧视图620。
[0042]在图6A中，透视图600展示耦合到内芯306的第一内部绕组板302及耦合到外部壳体308的第一外部绕组板304。还可看到分尚内芯306及外部壳体308的隔尚层透视图。
[0043]在图6B中，侧视图620更清楚地展示第一内部绕组板302耦合到内芯306且第一外部绕组板304耦合到外部壳体308。还可看到使内芯306与外部壳体308分离的隔离层透视图。
[0044]虽然图6A到6B中未展示，但第二内部绕组板312及第二外部绕组板314可在倒置翻转时与图6A到6B中展示的类似。即，第二内部绕组板312将在最底部(及最外侧)处，且第二外部绕组板314将略微高于第二内部绕组板312的位置。
[0045]图6A到6B中还展示具有一组穿衬底通孔(例如，含有隔离层502及内芯306的孔洞)的变压器设计。穿衬底通孔可与一组迹线(板302、304或耦合到内芯306或外部壳体308的区)菊链在一起。在一个配置中，第一组迹线及第二组迹线被电介质层(例如，隔离层502)分离。
[0046]图7是根据本发明的一方面的3D嵌套式变压器设计的底部板的透视图700。透视图700包含板704及分层式环702。板704可为第一内部绕组板302、第二内部绕组板312、第一外部绕组板304或第二外部绕组板314。分层式环702表示可以放置在嵌套式变压器结构内的嵌套式电感器的潜在层。虽然图6A到6B仅展示与内芯306相关联的一个电感器(内部绕组)，但可以将内芯306进一步划分成同心更小的内芯(或进一步穿衬底通孔)，每一内芯具有对应的电感器。因此，在空间及资源准许的情况下，若干电感器可放置在嵌套式变压器设计内。然而，嵌套式变压器设计允许在紧凑及空间有效的设计内包含更多的电感器，同时减小面积且提高耦合效率及共同电感器Q因子。
[0047]图8A到8H是根据本发明的一方面的说明制成嵌套式变压器设计的方法的侧视图800到880。
[0048]在图8A中，侧视图800展示衬底802。衬底802可由玻璃或其它材料制成，所述其它材料例如为硅(Si)、砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)、蓝宝石(Al203)、石英、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、高电阻率硅(HRS)、氮化铝(AlN)、塑料衬底、层压体，或其组合。
[0049]在图8B中，侧视图820展示衬底802中形成的孔洞804。所述孔洞可通过钻孔或蚀刻工艺使用光刻掩模及光致抗蚀剂形成。所述蚀刻工艺可为使用等离子的干式蚀刻工艺或湿式化学蚀刻工艺。
[0050]在图8C中，侧视图830展示沉积在衬底802的多个表面上的经图案化的第一光致抗蚀剂层806。通过沉积一光致抗蚀剂层、将其暴露且随后通过光刻掩模通过蚀刻掉暴露的部分而对其图案化，而形成经图案化的第一光致抗蚀剂层806。所得的经图案化的第一光致抗蚀剂层806用作图8D中进行的保形镀敷步骤的准则。可通过旋涂、基于液滴的光致抗蚀剂沉积及/或喷涂而沉积第一光致抗蚀剂层。还可暴露第一光致抗蚀剂层且随后通过化学蚀刻过程使用例如光致抗蚀剂显影剂等溶液进行蚀刻，以便洗掉暴露的光致抗蚀剂部分，所述溶液可由例如四甲基铵氢氧化物(TMAH)、氯化铁(FeCl3)、氯化铜(CuCl2)或碱性氨(NH3)制成。使用等离子的干式蚀刻过程还可用于蚀刻第一光致抗蚀剂层。
[0051 ] 在图8D中，侧视图840展示通过保形镀敷将外部壳体308沉积到孔洞804的侧壁及衬底802的表面的部分上。经图案化的第一光致抗蚀剂层806用作保形镀敷的准则。还可通过电镀、化学气相沉积(CVD)及/或物理气相沉积(PVD)(例如溅镀或蒸镀)沉积外部壳体308。外部壳体308可由铜(Cu)或具有高导电性的其它导电材料制成，所述其它导电材料例如为银(Ag)、金(Au)、铝(Al)、钨(W)、镍(Ni)及其它类似材料。随后剥离(未图示)经图案化的第一光致抗蚀剂层806。可通过化学光致抗蚀剂剥离过程使用光致抗蚀剂剥离液剥离经图案化的第一光致抗蚀剂层806，所述光致抗蚀剂剥离液例如为正性光致抗蚀剂剥离液(PRS-2000)、N-甲基-2-吡咯啶酮(NMP)，或丙酮。还可通过干式光致抗蚀剂剥离过程使用例如氧气等等离子剥离光致抗蚀剂层，其被称为灰化。
[0052]在图8E中，侧视图850展示隔离层材料808的层沉积在外部壳体308的镀敷区上，还在所述过程中填满孔洞804。隔离层材料808可为通过旋涂过程、化学气相沉积(CVD)、物理气相沉积(PVD)、溅镀及/或蒸镀沉积的层间电介质材料。如果隔离层材料808是层间电介质材料，那么其可由PVD或CVD氧化物(例如二氧化硅(S12))制成。为了减小高Q电感器的寄生电容，具有低k或低介电常数值的材料对于隔离层材料808的层间电介质材料是优选的，所述层间电介质材料例如为掺杂的二氧化硅(S12)，或其氟掺杂、炭掺杂、多孔及多孔炭掺杂形式以及旋涂的有机聚合物电介质，例如聚酰亚胺(PD、聚降冰片烯、苯并环丁烯(BCB)、聚四氟乙烯(PTFE)及旋涂的基于硅酮的聚合物电介质。在一个配置中，隔离层材料808可为稍后变为空气或被移除以使空气在适当位置的物质。在另一配置中，隔离层材料808可为紧密类似空气的材料或另一中空材料。
[0053]在图8F中，侧视图860展示还在其内形成图案812的经图案化的隔离层502。在通过光刻掩模暴露隔离层材料808且随后对其进行蚀刻时形成隔离层502。还形成芯孔洞810。芯孔洞810可在定位内芯306的地方。图案812还可在可沉积构成内芯306的材料的部分的地方。隔离层502还充当外部壳体308与内芯306之间的屏障。
[0054]在图8G中，侧视图870展示沉积在经图案化的隔离层502上的经图案化的第二光致抗蚀剂层814。在第二光致抗蚀剂层沉积在经图案化的隔离层502上、随后通过光刻掩模暴露且随后在蚀刻掉暴露的部分时进行图案化时形成经图案化的第二光致抗蚀剂层814。经图案化的第二光致抗蚀剂层814用作沉积或镀敷内芯306的准则，其发生在图8H中。
[0055]在图8H中，侧视图880展示将经图案化的第二光致抗蚀剂层814用作准则而在经图案化的隔离层502上方沉积的内芯306的层。芯孔洞810也被内芯材料填满。因此，结果是内芯306是变压器的芯，接着是使内芯306与外部壳体308分离的隔离层502，且随后最终是在变压器的外部上形成的外部壳体308。
[0056]在制造通孔之后，可以沉积迹线以连接内部通孔及外部通孔。电介质材料可以在沉积用于其它迹线(例如，用于内部通孔)的导电材料之前沉积在第一迹线(例如用于外部通孔)上。
[0057]稍后的处理包含剥离经图案化的第二光致抗蚀剂层814并且还可能移除衬底802。也可保持衬底802以保留嵌套式变压器的结构。其它的步骤还可能包含进一步图案化内芯306。例如，可进一步图案化接触隔离层502的顶表面的内芯306材料的层。而且，可在内芯306内添加“额外内芯”以便将更多的电感器添加到嵌套式变压器结构。可通过在内芯材料内形成另一芯孔洞而产生每一额外的内芯，沉积及图案化另一隔离层并且沉积及图案化进一步的内芯材料以放置在所述新图案化的芯孔洞中以最终形成另一电感器。
[0058]图9A是说明根据本发明的一方面的制造3D嵌套式变压器设计的方法900的过程流程图。还参考以上图8A到8H的侧视图800到880中的组件的各种参考标号。在框902中，空腔(例如，孔洞804)形成于衬底(例如，衬底802)中。在框904中，第一光致抗蚀剂层(例如，经图案化的第一光致抗蚀剂层806)沉积在衬底上且随后经图案化。在框906中，使用第一光致抗蚀剂层作为导引件使用第一导电层(例如，外部壳体308)镀敷衬底及空腔的侧壁。随后剥离第一光致抗蚀剂层。在框908中，隔离层(例如，隔离层材料808)沉积在空腔中的镀敷的第一导电层(例如，外部壳体308)上。在框910中，蚀刻沉积的隔离层以形成芯空腔(例如，芯孔洞810)。在框912中，第二光致抗蚀剂层(例如，经图案化的第二光致抗蚀剂层814)沉积在经蚀刻的隔离层(例如，隔离层502)上且随后经图案化。在框914中，使用第二光致抗蚀剂层作为导引件使用第二导电层(例如，内芯306)镀敷芯空腔及经蚀刻的隔离层。随后剥离第二光致抗蚀剂层。在框916中，沉积迹线(例如，板302、312、304及314)。在一个配置中，在上部迹线与下部迹线之间提供电介质材料。虽然以特定序列展示框，但本发明不如此受限制。
[0059]图9B是说明根据本发明的一方面的制造3D嵌套式变压器设计的方法920的过程流程图。参考以上图8A到8H的侧视图800到880中的组件的各种参考标号。在框922中，一组穿衬底通孔(例如，孔洞804)形成于衬底(例如，衬底802)中。在框924中，穿衬底通孔与一组迹线菊链在一起。所述组穿衬底通孔中的至少一些具有第一和第二导电区(例如，第一导电区是内芯306且第二导电区是外部壳体308)。在框926及928中，穿衬底通孔与所述组迹线菊链在一起。在框926中，第一组迹线(例如，第一内部绕组板302及第二内部绕组板312)耦合到所述组穿衬底通孔的第一导电区中的至少一些。在框928中，第二组迹线(例如，第一外部绕组板304及第二外部绕组板314)耦合到所述组穿衬底通孔的第二导电区中的至少一些。所述第一和第二导电区及所述第一和第二迹线还可交换放置。虽然以特定序列展示框，但本发明不如此受限制。
[0060]在一个方面中，揭示一种3D嵌套式变压器，其包含衬底，所述衬底具有与一组迹线(例如，支撑极310及各种板302、312、304及314)菊链在一起的一组穿衬底通孔(例如，芯孔洞810、孔洞804)。所述穿衬底通孔中的至少一些具有第一用于传导的装置及第二用于传导的装置。所述组迹线包含将穿衬底通孔的第一传导装置中的至少一些耦合在一起的第一组迹线。所述组迹线还包含将穿衬底通孔的第二传导装置中的至少一些耦合在一起的第二组迹线。在一个配置中，所述第一传导装置是内芯306且所述第二传导装置是外部壳体308，或反之亦然。在另一配置中，所述第一用于传导的装置是第一内部绕组板302且所述第二内部绕组板312耦合到及/或包含内芯306。在这种配置中，所述第二传导装置是第一外部绕组板304且所述第二外部绕组板314耦合到及/或包含外部壳体308。在另一方面中，前述装置可为经配置以执行由前述装置叙述的功能的任何装置。
[0061]在一个配置中，衬底是玻璃。玻璃可具有以下优点:具有低损耗性质或具有低损耗切线，其意味着在RF频率下发生的电磁能的较小的损耗及/或耗散。玻璃还可具有低介电常数，其意味着较小的寄生电容。玻璃还可为廉价材料，与印刷电路板(PCB)相比具有低制造成本，且还可在制造材料方面容易得到。
[0062]图10是展示其中可有利地采用本发明的一方面的示范性无线通信系统1000的框图。出于说明的目的，图10展示三个远程单元1020、1030及1050及两个基站1040。将认识到，无线通信系统可具有多得多的远程单元及基站。远程单元1020、1030及1050包含IC装置1025A、1025C及1025B，其包含所揭示的嵌套式变压器装置。将认识到，其它装置还可包含所揭示的嵌套式变压器装置，例如基站、交换装置及网络设备。图10展示从两个基站1040到远程单元1020、1030及1050的前向链路信号1080及从远程单元1020、1030及1050到两个基站1040的反向链路信号1090。
[0063]在图10中，远程单元1020展示为移动电话，远程单元1030展示为便携式计算机，且远程单元1050展示为无线本地环路系统中的固定位置远程单元。例如，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元，或存储或检索数据或计算机指令的其它装置，或其组合。虽然图10说明根据本发明的方面的远程单元，但本发明不限于这些示范性所说明的单元。本发明的方面可合适地在许多装置中采用，所述装置包含所揭示的嵌套式变压器装置。
[0064]图11是说明用于半导体组件(例如，上文揭示的嵌套式变压器装置)的电路、布局及逻辑设计的设计工作站的框图。设计工作站1100包含含有操作系统软件、支持文件及设计软件(例如Cadence或OrCAD)的硬盘1101。设计工作站1100还包含显示器1102以促进电路1110或半导体组件1112(例如，嵌套式变压器装置)的设计。提供存储媒体1104以用于有形地存储电路设计1110或半导体组件1112。电路设计1110或半导体组件1112可以例如GDSII或GERBER等文件格式存储在存储媒体1104上。存储媒体1104可为CD-R0M、DVD、硬盘、快闪存储器或其它适当的装置。此外，设计工作站1100包含用于从存储媒体1104接受输入或将输出写入到所述存储媒体的驱动设备1103。
[0065]记录在存储媒体1104上的数据可指定逻辑电路配置、用于光刻掩模的模式数据，或用于串行写入工具(例如电子束光刻)的掩模图案数据。所述数据可进一步包含逻辑验证数据，例如与逻辑仿真相关联的时序图或网状电路。在存储媒体1104上提供数据会通过减小用于设计半导体晶片的过程的数目而促进电路设计1110或半导体组件1112的设计。
[0066]对于固件及/或软件实施方案，所述方法可用执行本文中所描述的功能的模块(例如，程序、功能等等)来实施。在实施本文中所描述的方法时，可使用有形地体现指令的机器可读媒体。举例来说，软件代码可存储在存储器中，并且由处理器单元来执行。存储器可实施在处理器单元内或处理器单元外部。如本文中所使用，术语“存储器”是指多种类型的长期、短期、易失性、非易失性或其它存储器，且不应限于特定类型的存储器或特定数目个存储器或存储存储器的媒体的类型。
[0067]如果以固件和/或软件实施，那么可将所述功能作为一或多个指令或代码存储在计算机可读媒体上。实例包含用数据结构编码的计算机可读媒体及用计算机程序编码的计算机可读媒体。计算机可读媒体包含物理计算机存储媒体。存储媒体可为可由计算机存取的可用媒体。借助于实例而非限制，此类计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置，磁盘存储装置或其它磁性存储装置，或任何其它可用于存储呈指令或数据结构形式的所要程序代码并且可由计算机存取的媒体;如本文中所使用，磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)，软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各者的组合也应包含在计算机可读媒体的范围内。
[0068]除了存储在计算机可读媒体上之外，还可将指令和/或数据提供为通信设备中包含的发射媒体上的信号。例如，通信设备可以包含具有指示指令和数据的信号的收发器。所述指令和数据经配置以使一或多个处理器实施权利要求书中所概述的功能。
[0069]尽管已详细地描述本发明及其优点，但应理解，在不脱离如由所附权利要求书所界定的本发明的技术的情况下，可在本文中进行各种改变、替代及变更。举例来说，相对于衬底或电子装置使用例如“上方”和“下方”等关系术语。当然，如果所述衬底或电子装置颠倒，则上方变成下方，且反之亦然。另外，如果侧向定向，则上方和下方可指代衬底或电子装置的侧面。此外，本申请案的范围并不希望限于在说明书中描述的过程、机器、产品、物质组成、手段、方法及步骤的特定配置。如所属领域的技术人员将易于从本发明了解，可根据本发明利用执行与本文中所描述的对应配置大体上相同的功能或实现与所述对应配置大体上相同的结果的当前现有或稍后待开发的过程、机器、产品、物质组成、手段、方法或步骤。因此，所附权利要求书既定在其范围内包含所述过程、机器、产品、物质组成、手段、方法或步骤。
【主权项】
1.一种三维3D嵌套式变压器，其包括: 衬底，其具有与多个迹线菊链在一起的多个穿衬底通孔，所述多个穿衬底通孔中的至少一些具有第一和第二导电区；及 所述多个迹线包含将所述多个穿衬底通孔的所述第一导电区中的至少一些耦合在一起的第一组迹线，及将所述多个穿衬底通孔的所述第二导电区中的至少一些耦合在一起的第二组迹线。2.根据权利要求1所述的3D嵌套式变压器，其中所述多个穿衬底通孔是同轴通孔且所述第一导电区包括所述多个穿衬底通孔的内芯，且所述第二导电区包括所述多个穿衬底通孔的外部壳体。3.根据权利要求1所述的3D嵌套式变压器，其中所述衬底包括玻璃、蓝宝石、石英或高阻硅。4.根据权利要求1所述的3D嵌套式变压器，其中所述多个穿衬底通孔以螺线管方式布置。5.根据权利要求1所述的3D嵌套式变压器，其中三个连接定位在所述多个穿衬底通孔中的至少一者内部。6.根据权利要求1所述的3D嵌套式变压器，其中所述第一组迹线及所述第二组迹线在所述衬底的相反的第一和第二表面上且以蜿蜒的方式通过所述多个穿衬底通孔耦合在一起。7.根据权利要求1所述的3D嵌套式变压器，其中所述第一组迹线在所述衬底的相反的第一和第二表面上，且所述第二组迹线在所述第一组迹线上。8.根据权利要求7所述的3D嵌套式变压器，其中所述第一组迹线及所述第二组迹线被电介质层分离。9.根据权利要求1所述的3D嵌套式变压器，其中所述第一组迹线及所述多个穿衬底通孔的所述第一导电区布置为第一 3D螺线管电感器。10.根据权利要求9所述的3D嵌套式变压器，其中所述第二组迹线及所述穿衬底通孔的所述第二导电区布置为与所述第一 3D螺线管电感器嵌套的第二 3D螺线管电感器以操作为所述3D嵌套式变压器。11.根据权利要求1所述的3D嵌套式变压器，其集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元及/或固定位置数据单元中。12.一种三维3D嵌套式变压器，其包括: 衬底，其具有与多个迹线菊链在一起的多个穿衬底通孔，所述穿衬底通孔中的至少一些具有第一用于传导的装置及第二用于传导的装置;及 所述多个迹线包含将所述多个穿衬底通孔的所述第一传导装置中的至少一些耦合在一起的第一组迹线，及将所述多个穿衬底通孔的所述第二传导装置中的至少一些耦合在一起的第二组迹线。13.根据权利要求12所述的3D嵌套式变压器，其中所述多个穿衬底通孔是同轴通孔且所述第一用于传导的装置包括所述多个穿衬底通孔的内芯，且所述第二用于传导的装置包括所述多个穿衬底通孔的外部壳体。14.根据权利要求12所述的3D嵌套式变压器，其中所述衬底包括玻璃、蓝宝石、石英或尚阻娃。15.根据权利要求12所述的3D嵌套式变压器，其中所述多个穿衬底通孔以螺线管方式布置。16.根据权利要求12所述的3D嵌套式变压器，其中三个连接定位在所述多个穿衬底通孔中的至少一者内部。17.根据权利要求12所述的3D嵌套式变压器，其中所述第一组迹线及所述第二组迹线在所述衬底的相反的第一和第二表面上且以蜿蜒的方式通过所述多个穿衬底通孔耦合在一起。18.根据权利要求12所述的3D嵌套式变压器，其中所述第一组迹线在所述衬底的相反的第一和第二表面上，且所述第二组迹线在所述第一组迹线上。19.根据权利要求18所述的3D嵌套式变压器，其中所述第一组迹线及所述第二组迹线被电介质层分离。20.根据权利要求12所述的3D嵌套式变压器，其中所述第一组迹线及所述多个穿衬底通孔的所述第一用于传导的装置布置为第一 3D螺线管电感器。21.根据权利要求20所述的3D嵌套式变压器，其中所述第二组迹线及所述穿衬底通孔的所述第二用于传导的装置布置为与所述第一 3D螺线管电感器嵌套的第二 3D螺线管电感器以操作为所述3D嵌套式变压器。22.根据权利要求12所述的3D嵌套式变压器，其集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元及/或固定位置数据单元中。23.一种制造3D嵌套式变压器的方法，其包括: 在衬底中形成多个穿衬底通孔;及 通过以下操作将所述穿衬底通孔与多个迹线菊链在一起，所述多个穿衬底通孔中的至少一些具有第一和第二导电区: 将第一组迹线耦合到所述多个穿衬底通孔的所述第一导电区中的至少一些，及 将第二组迹线耦合到所述多个穿衬底通孔的所述第二导电区中的至少一些。24.根据权利要求23所述的方法，其进一步包括将所述3D嵌套式变压器集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元及/或固定位置数据单元中。25.一种制造3D嵌套式变压器的方法，其包括: 在衬底中形成多个穿衬底通孔的步骤;及 通过以下步骤将所述穿衬底通孔与多个迹线菊链在一起的步骤，所述多个穿衬底通孔中的至少一些具有第一和第二导电区: 将第一组迹线耦合到所述多个穿衬底通孔的所述第一导电区中的至少一些的步骤，及 将第二组迹线耦合到所述多个穿衬底通孔的所述第二导电区中的至少一些的步骤。26.根据权利要求25所述的方法，其进一步包括以下步骤:将所述3D嵌套式变压器集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元及/或固定位置数据单元中。
【文档编号】H01F27/28GK105940472SQ201480072969
【公开日】2016年9月14日
【申请日】2014年12月17日
【发明人】达埃克·丹尼尔·基姆, 金郑海, 左诚杰, 马里奥·弗朗西斯科·韦莱兹, 章汉·霍比·云
【申请人】高通股份有限公司