一种ic封装凸块的制作方法
【技术领域】
[0001]本实用新型涉及IC封装领域，具体涉及一种IC封装凸块。
【背景技术】
[0002]驱动IC封装上使用的凸块普遍为纯金，其结构如图2所示，包括从下向上依次设置的载体、导电层、绝缘层、钛钨层、第一金层和第二金层，所述绝缘层上设有通孔，露出部分导电层，所述钛钨层中部贴合该部分导电层、边部贴合绝缘层，钛钨层、第一金层和第二金层同宽成柱状，其中钛钨层采用溅镀形成，用于金层和导电层及绝缘层的连接，第一金层溅镀于钛钨层表面，为电镀第二金层做准备，因此钛钨层和第一金层的厚度要求较低，第二金层的厚度在整个凸块厚度的占比很大，目前这种柱状的凸块使用较多的金，成本高。
【发明内容】
[0003]本实用新型要解决的技术问题是提供一种IC封装凸块，可以解决现有纯金凸块成柱状，使用较多的金，导致成本高的问题。
[0004]本实用新型通过以下技术方案实现:
[0005]—种IC封装凸块，包括从下向上依次设置的载体、导电层、绝缘层、钛钨层、第一金层和第二金层，所述绝缘层上设有通孔，露出部分导电层，所述钛钨层中部贴合该部分导电层、边部贴合绝缘层，所述第二金层的侧壁呈阶梯形，其下部横向宽度小于上部横向宽度、且大于通孔的宽度。
[0006]本实用新型的进一步方案是，所述钛钨层和第一金层与第二金层的下部同宽。
[0007]本实用新型的进一步方案是，所述载体为硅片。
[0008]本实用新型的进一步方案是，所述导电层为铝垫。
[0009]本实用新型的进一步方案是，所述绝缘层为PSV绝缘材料。
[0010]本实用新型与现有技术相比的优点在于:
[0011]—、采用阶梯形的第二金层，收缩其下部尺寸来减小体积，从而降低金的使用量，进而节约凸块的成本；
[0012]二、第一金层与第二金层的下部同宽，进一步降低金的使用量，节约凸块的成本。
【附图说明】
[0013]图1为本实用新型的结构示意图。
[0014]图2为现有技术的凸块结构示意图。
【具体实施方式】
[0015]如图1所示的一种IC封装凸块，包括从下向上依次设置的硅片载体1、铝垫导电层2、PSV绝缘层3、钛钨层4、第一金层5和第二金层6，所述PSV绝缘层3上设有通孔21，露出部分铝垫导电层，所述钛钨层4中部贴合该部分铝垫导电层、边部贴合PSV绝缘层3，所述第二金层6的侧壁呈阶梯形，其下部横向宽度小于上部横向宽度、且大于通孔21的宽度，所述钛钨层4和第一金层5与第二金层6的下部同宽。
[0016]其制作工艺是:先在硅片载体I表面设置铝垫导电层2，再以PSV绝缘层3覆盖铝垫导电层2，所述PSV绝缘层3上设有通孔21，然后在PSV绝缘层3表面先后溅镀钛钨层4和第一金层5，随后在第一金层5表面设置两层光阻层，两层光阻层上分别设有对应通孔21的第二金层成型孔，其中下层光阻层上的成型孔宽度小于上层光阻层上的成型孔宽度、且大于通孔的宽度，再电镀得到第二金层6，然后去除两层光阻层，再对钛钨层4和第一金层5进行蚀刻直到与第二金层6下部同宽。
【主权项】
1.一种IC封装凸块，包括从下向上依次设置的载体(1)、导电层(2)、绝缘层(3)、钛钨层(4)、第一金层(5)和第二金层(6)，所述绝缘层(3)上设有通孔(21)，露出部分导电层，所述钛钨层(4)中部贴合该部分导电层、边部贴合绝缘层(3)，其特征在于:所述第二金层(6)的侧壁呈阶梯形，其下部横向宽度小于上部横向宽度、且大于通孔(21)的宽度。2.如权利要求1所述的一种IC封装凸块，其特征在于:所述钛钨层(4)和第一金层(5)与第二金层(6)的下部同宽。3.如权利要求1所述的一种IC封装凸块，其特征在于:所述载体(I)为硅片。4.如权利要求1所述的一种IC封装凸块，其特征在于:所述导电层(2)为铝垫。5.如权利要求1所述的一种IC封装凸块，其特征在于:所述绝缘层(3)为PSV绝缘材料。
【专利摘要】本实用新型公开了一种IC封装凸块，包括从下向上依次设置的载体、导电层、绝缘层、钛钨层、第一金层和第二金层，所述绝缘层上设有通孔，露出部分导电层，所述钛钨层中部贴合该部分导电层、边部贴合绝缘层，所述第二金层的侧壁呈阶梯形，其下部横向宽度小于上部横向宽度、且大于通孔的宽度。本实用新型采用阶梯形的第二金层，收缩其下部尺寸来减小体积，从而降低金的使用量，进而节约凸块的成本；第一金层与第二金层的下部同宽，进一步降低金的使用量，节约凸块的成本。
【IPC分类】H01L23/498
【公开号】CN204857716
【申请号】CN201520658362
【发明人】周义亮
【申请人】周义亮
【公开日】2015年12月9日
【申请日】2015年8月28日