的单个总线，其可以是一个或多个总线或桥接器或其它用于互连系统组件的通信路径。
[0061 ]已经说明了例示成像系统的各种实施例，所述成像系统(例如，图像传感器像素阵列)具有内置的放大电路和负电压反馈电容器，以允许相对于常规的成像系统的增加的光电二极管容量和动态范围。所述阵列可以包括按行和列布置的若干图像传感器像素。
[0062]每个图像传感器像素可以包括响应于图像光产生电荷的光电二极管、浮动扩散节点和被配置以将产生的电荷从光电二极管转移到浮动扩散节点的电荷转移晶体管。放大晶体管(此处有时被称为增益晶体管)可以具有耦合到浮动扩散节点的栅极端子、耦合到像素输出节点的漏极端子和耦合到偏置电压列线的源极端子。反馈电容器可以耦合在像素输出节点和浮动扩散节点之间并且可以被配置以向浮动扩散节点提供负电压反馈。放大晶体管可以被配置以提供具有大于单位增益(例如，大于1的增益，使得浮动扩散节点处的信号具有比像素输出节点处的信号的更小的量)的转移的电荷。
[0063]像素可以包括与反馈电容器并联耦合到像素输出节点和浮动扩散节点之间的重置晶体管，被配置以将浮动扩散节点重置到重置电压和/或从浮动扩散节点漏去溢出(overflow)的电荷。像素输出节点可以通过像素寻址(行选择)晶体管耦合到列读出线。列偏置电流源可以通过列读出线耦合到像素。预充电电容器可以耦合在浮动扩散节点和预充电总线之间。如果期望的话，重置晶体管可以包括η沟道重置晶体管，而放大晶体管和寻址晶体管每个可以包括相应的ρ沟道放大晶体管。例如，重置晶体管可以包括ρ沟道MOSFET，而放大晶体管和寻址晶体管可以包括相应的η沟道MOSFET。在另一个适合的布置中，重置晶体管可以包括P沟道MOSFET，而放大晶体管和寻址晶体管包括各自的η沟道M0SFET。
[0064]像素衬底可以包括ρ型掺杂外延层和其内形成ρ沟道放大晶体管和寻址晶体管的η型掺杂阱区(或者其内形成η沟道放大晶体管和寻址晶体管的Ρ型掺杂阱区)。半导体衬底中的Ρ+型退化掺杂电子阻挡层可以将η型掺杂阱区与ρ型掺杂外延层分开(或者η+型退化掺杂电子阻挡层可以将Ρ型掺杂阱区与η型掺杂外延层分开)。
[0065]如果要求的话，反馈电容器可以具有取决于放大晶体管的栅极和放大晶体管的漏极之间的电势差的可变电容。像素可以形成于还包括中央处理器、存储器、输入/输出电路和透镜的系统中。
[0066]上述内容仅仅例示本实用新型的原理，并且本领域技术人员可以在不脱离本实用新型的范围和精神的情况下做出各种修改。上述实施例可以单独实现或者组合地实现。
【主权项】
1.一种图像传感器像素电路，其特征在于包括: 光电二极管，响应于图像光产生电荷； 浮动扩散节点； 电荷转移晶体管，被配置为将所产生的电荷从所述光电二极管转移到所述浮动扩散节占.V ， 放大晶体管，具有耦合到所述浮动扩散节点的栅极端子和耦合到像素输出节点的漏极端子；以及 反馈电容器，耦合在所述像素输出节点和所述浮动扩散节点之间，其中所述放大晶体管被配置为以大于单位的增益提供转移的电荷，并且所述反馈电容器被配置以将负电压反馈提供到所述浮动扩散节点。2.根据权利要求1所述的图像传感器像素电路，其特征在于还包括: 重置晶体管，与所述反馈电容器并联耦合在所述像素输出节点和所述浮动扩散节点之间，其中所述重置晶体管被配置以将所述浮动扩散节点重置到重置电压。3.根据权利要求2所述的图像传感器像素电路，其特征在于还包括: 列读出线，親合到列偏置电流源；以及 像素寻址晶体管，耦合在所述像素输出节点和所述列读出线之间。4.根据权利要求2所述的图像传感器像素电路，其特征在于还包括: 预充电电容器，耦合在所述浮动扩散节点和预充电总线之间。5.根据权利要求2所述的图像传感器像素电路，其特征在于，所述重置晶体管包括η沟道重置晶体管，而所述放大晶体管包括Ρ沟道放大晶体管。6.根据权利要求5所述的图像传感器像素电路，其特征在于，所述ρ沟道放大晶体管具有耦合到列偏置电压线的源极端子。7.根据权利要求5所述的图像传感器像素电路，其特征在于，所述图像传感器像素电路形成于半导体衬底上，所述图像传感器像素电路还包括: 所述半导体衬底中的Ρ型掺杂外延层； 所述半导体衬底中的η型掺杂阱区，其中所述Ρ沟道放大晶体管形成于所述η型掺杂阱区内；以及 所述半导体衬底中的Ρ+型退化掺杂电子阻挡层，将所述η型掺杂阱区与所述ρ型掺杂外延层分开。8.根据权利要求2所述的图像传感器像素电路，其特征在于，所述重置晶体管包括ρ沟道重置晶体管，并且所述放大晶体管包括η沟道放大晶体管。9.根据权利要求1所述的图像传感器像素电路，其特征在于，所述放大晶体管包括η沟道放大晶体管，并且其中所述图像传感器像素电路形成于半导体衬底上，所述图像传感器像素电路还包括: 所述半导体衬底中的η型掺杂外延层； 所述半导体衬底中的Ρ型掺杂阱区，其中所述η沟道放大晶体管形成于所述Ρ型掺杂阱区内；以及 所述半导体衬底中的η+型退化掺杂电子阻挡层，将所述ρ型掺杂阱区与所述η型掺杂外延层分开。10.根据权利要求1所述的图像传感器像素电路，其特征在于，所述反馈电容器具有取决于所述放大晶体管的栅极端子和所述放大晶体管的漏极端子之间的电势差的可变电容。11.根据权利要求1所述的图像传感器像素电路，其特征在于，所述图像传感器像素电路形成于半导体衬底上，所述图像传感器像素电路还包括: 像素隔离区，选自由下列组成的组中: 浅槽隔离区和深槽隔离区，其中所述像素隔离区被配置为将所述光电二极管与所述半导体衬底上的其它光电二极管隔离。12.根据权利要求1所述的图像传感器像素电路，其特征在于，所述图像传感器像素电路形成于具有相对的正面和背面的半导体衬底上，其中所述光电二极管被配置以响应于通过所述半导体衬底的背面接收的图像光而产生所述电荷。13.根据权利要求1所述的图像传感器像素电路，其特征在于，所述图像传感器像素电路形成于半导体衬底上，其中所述半导体衬底耦合到额外的半导体衬底，其中用于所述图像传感器像素电路的偏置电流源形成于所述额外的半导体衬底上，并且其中所述像素输出节点通过导电通孔耦合到所述额外的半导体衬底上的所述偏置电流源。14.一种图像传感器像素电路，形成于半导体衬底上，其特征在于包括: 光敏区； 电荷存储区，被配置以存储由所述光敏区产生的电荷；以及 晶体管，具有耦合到所述电荷存储区的栅极和耦合到像素输出节点的漏极，其中所述晶体管被配置以向转移到所述像素输出节点的信号提供大于单位的增益。15.根据权利要求14所述的图像传感器像素电路，其特征在于包括: 负电压反馈电容器，耦合在所述像素输出节点和所述电荷存储区之间。16.根据权利要求15所述的图像传感器像素电路，其特征在于，所述负电压反馈电容器具有取决于所述晶体管的所述栅极和所述漏极之间的电势差的可变电容。17.根据权利要求15所述的图像传感器像素电路，其特征在于还包括: 行选择晶体管，耦合在所述像素输出节点和列读出线之间；以及 重置晶体管，耦合在所述像素输出节点和所述电荷存储区之间。18.根据权利要求17所述的图像传感器像素电路，其特征在于，所述晶体管包括第一ρ沟道金属氧化物半导体场效应晶体管MOSFET，所述行选择晶体管包括第二 ρ沟道MOSFET，并且所述重置晶体管包括η沟道MOSFET。19.根据权利要求17所述的图像传感器像素电路，其特征在于，所述晶体管包括第一η沟道金属氧化物半导体场效应晶体管MOSFET，所述行选择晶体管包括第二 η沟道MOSFET，而所述重置晶体管包括P沟道MOSFET。20.一种处理器系统，其特征在于包括: 中央处理器； 存储器； 输入/输出电路；以及 成像设备，其中所述成像设备包括: 像素阵列，具有至少一个像素电路，以及 透镜，将图像聚焦到所述像素阵列上，其中所述至少一个像素电路包括: 光电二极管，响应于图像光产生电荷； 浮动扩散区； 电荷转移晶体管，被配置为将所产生的电荷从所述光电二极管转移到所述浮动扩散节占.P沟道增益晶体管，具有耦合到所述浮动扩散节点的栅极端子和耦合到像素输出节点的漏极端子； 反馈电容器，耦合在所述像素输出节点和所述浮动扩散区之间，其中所述P沟道增益晶体管被配置为以大于1的增益提供转移的电荷，并且所述反馈电容器被配置以将负电压反馈提供到所述浮动扩散节点；以及 η沟道重置晶体管，与所述反馈电容器并联耦合在所述像素输出节点和所述浮动扩散区之间。
【专利摘要】本实用新型涉及图像传感器像素电路及处理器系统。本实用新型的一个目的是解决与现有技术中存在的一个或更多个问题相关的问题。一种图像传感器像素电路包括：光电二极管，响应于图像光产生电荷；浮动扩散节点；电荷转移晶体管，被配置为将所产生的电荷从所述光电二极管转移到所述浮动扩散节点；放大晶体管，具有耦合到所述浮动扩散节点的栅极端子和耦合到像素输出节点的漏极端子；以及反馈电容器，耦合在所述像素输出节点和所述浮动扩散节点之间，其中所述放大晶体管被配置为以大于单位的增益提供转移的电荷，并且所述反馈电容器被配置以将负电压反馈提供到所述浮动扩散节点。相对于常规的设计，像素可以具有增加的存储容量和动态范围。
【IPC分类】H04N5/335, H01L27/146
【公开号】CN205159324
【申请号】CN201520752254
【发明人】J·希内塞克
【申请人】半导体元件工业有限责任公司
【公开日】2016年4月13日
【申请日】2015年9月25日
【公告号】US20160150174