专利名称：用于桥式同步矫正的外部驱动电路的制作方法
技术领域：
本发明总体上涉及逻辑集成电路，更具体地说，涉及一种用于DC-DC功率转换器的同步矫正的简化外部驱动电路，可以方便地适应各种桥式拓扑结构。再具体地说，本发明提供一种简化定时电路复杂性的同步矫正方案。
同步矫正指的是在电路中使用有源器件如MOSFET代替肖特基二极管作为矫正器元件。最近，在工业上广泛采用自驱动同步方案作为期望的方法，用于在DC-DC模块中驱动同步矫正器，以获得5V或更低的输出电压。大部分这种自驱动方案设计为与一组非常特别的拓扑结构结合使用，这种拓扑结构为通常所知的“D，1-D”(互补驱动)型拓扑结构。在这些类型的转换器中，副边线圈中的功率变压器信号具有正确的形状和定时以直接驱动最小改动的同步矫正器。
在诸如硬切换的半桥(HB)和全桥(FB)矫正器的拓扑结构和推挽拓扑结构中，变压器电压有一个可识别的0电压时间，使得它不符合执行自驱动同步矫正的需要。利用该变压器电压驱动同步矫正器会导致MOSFET的寄生反并联二极管接通，消极地影响模块的效率，这是不期望的。其中MOSFET的寄生反并联二极管在续流期间的一个重要部分中用于同步矫正器。因此，对这些电路拓扑结构，必须使用外部驱动电路。在这些实现中，谐振复位间隔被调整为在上述续流期间提供正确的栅极驱动信号。因此，在许多情况下，外部驱动的实现可提供更好的同步矫正解决方案。但是，现有技术的外部驱动同步矫正既复杂又昂贵。
传统上，桥式同步矫正DC-DC转换器的外部驱动电路包括中间抽头的栅极驱动、必要的倒相定时信号和驱动同步矫正器的集成电路、和一对推挽输出驱动器。这样的驱动电路的中间抽头导致多一个端子，增加了变压器的大小且提高了成本。驱动器所需的集成电路也增加了成本且降低了该电路的可靠性，因为需要更多的部件驱动同步矫正器电路。所以，所需要的是一种物理上较小又较便宜的用于桥式同步矫正的简化外部驱动电路。
在一种实施例中，披露了一种用于DC-DC功率转换器的同步矫正的外部驱动电路。该驱动电路，具体地说是直流电平转移器，设计为与具有第一和第二同步矫正器和第一和第二推挽输出驱动器的同步矫正电路一起工作。该驱动电路本身包括耦合到第一推挽输出驱动器的第一开关驱动器和耦合到第二推挽输出驱动器的第二开关驱动器。第一和第二开关驱动器通过推挽输出驱动器把用于接通和关断第一和第二同步矫正器的定时信号传输到第一和第二同步矫正器。利用第一和第二开关驱动器，该设计允许去掉现有技术驱动电路的中间抽头栅极驱动，借此减小栅极驱动变压器的大小并降低成本。
第一和第二开关驱动器包括为电路电流提供存储处的电容器。这些驱动器还包括电阻，该电阻与该电容器并联耦合，以便该电容器的电容可以充分放电或泄流。此外，一个二极管耦合到变压器，允许第一和第二开关驱动器提供适当的定时，以接通和关断同步矫正器。通过省去现有技术驱动电路的集成电路驱动器，该第一和第二开关驱动器的组合会给出更便宜的解决方案。由于集成的电路驱动器具有许多元件，增加了不可靠性，所以，该简化的第一和第二开关驱动器的组合会给出更可靠的电路。
还公开了一种利用同步矫正器电路的外部驱动电路矫正DC-DC功率转换器中变化的DC信号的方法，该同步矫正器电路具有一个主变压器、一对主开关、第一和第二同步矫正器、外部驱动电路、和输出端子。该方法包括以下步骤提供变化的DC信号给外部驱动电路以提供第一和第二同步矫正器的接通和关断定时、传输该定时信号到外部驱动电路、在外部驱动电路中处理该信号、以及提供处理过的信号给第一和第二同步矫正器。
除非专门指出，在不同的图中对应的标号和符号表示对应的部分。
优选实施例详述下面说明本发明的电路的结构和对应的方法。特别地，首先将讨论现有技术同步矫正器电路，接下来会说明本发明的优选实施例，并讨论其优点。
参考
图1，其中说明了现有技术的外部驱动半桥同步矫正电路10。该电路10包括第一和第二同步矫正器分别为Q3和Q4，耦合到变压器T1的副边线圈12并分别耦合到第一和第二推挽输出驱动器18和16。优选地，推挽输出驱动器16和18的开关Q5、Q6、Q7、和Q8是比用作同步矫正器Q3和Q4的MOSFET小的MOSFET。图中还表示出联接到外部驱动器14的主开关Q1和Q2。如下所述，第一和第二同步矫正器Q3和Q4的定时信号是由外部驱动器14和DC电平转移器21导出。外部驱动器包括具有原边和副边线圈的第二变压器T2，每个线圈包括第一和第二端子，以便传输由外部驱动器14产生的定时信号到DC电平转移器21。副边线圈带中间抽头，所以在副边线圈上有第三端子。
外部驱动器14还包括电阻R1和R2以及电容器C1和C2，这些电容器产生延时，使得在主开关Q1或Q2接通之前，关断合适的同步矫正器Q3或Q4。DC电平转移器21包括标为R3和R4的电阻以及标为C3和C4的电容器，这些电容器产生在主开关Q1或Q2关断后，接通恰当的同步矫正器Q3或Q4所需的延时。当电容器C1充电后，主开关Q1接通。主变压器带点的一端或第二端子上的电压为高。电容器C4耦合到第二变压器T2的第二端子，导致电容器C4的电压为高。这样通常会导致Q4为高，但是驱动器2是倒相驱动器，所以Q4的栅极电压为低，结果Q4关断。此时，R3和C3的节点的电压为负，倒相之后，会导致Q3接通。当Q1关断时，栅极变压器被短路。C3和C4的电压为0。Q3和Q4都接通。其时转换器处于续流阶段，如电路10所示，由现有技术设计补偿。
虽然现有技术的矫正器电路10为同步矫正器Q3和Q4提供了必要的定时以保证正确的接通和关断，但是这些实现既复杂又昂贵。第二变压器T2的副边线圈的中间抽头引入了一个额外的端子，增加了电路的大小。这样又会增加成本。此外，使到第一和第二同步矫正器Q3和Q4的定时信号倒相的集成电路驱动器2是复杂的，要求许多部件，因此降低了可靠性，从而进一步增加成本。本发明提供一种外部驱动的驱动电路的简化实现，其中电路的复杂性和成本都得以降低。此外，本发明还具有其它优点，包括便于多个转换器并联的设计方案。
特别地，通过重新设计DC电平转移器21，本发明提供了一种与现有技术同步矫正器电路10相比更简单更便宜的解决方案。本发明的DC电平转移器21包括第一和第二开关驱动器，分别为16和18，如图2的半桥同步矫正器电路20中所示。开关驱动器16和18为同步矫正器Q3和Q4提供适当的定时信号并去掉了现有技术的驱动器2。这样，同步矫正器电路20的成本和大小得以降低，而其可靠性却得以增加。
根据本发明，当开关驱动器16和18被充电和放电时，同步矫正器Q3和Q4被接通和关断。同步矫正器Q3由发送必要的信号到直接联接到同步矫正器Q3的第一推挽输出驱动器16的第一开关驱动器22接通或关断。推挽输出驱动器16可以用于提供高峰值电流给同步矫正器Q3。第一推挽输出驱动器16的n沟道MOSFETQ6的导通电阻和同步矫正器Q3的栅极电容设计为允许同步矫正器Q3在主开关Q1关断之后接通。通过选择MOSFETQ6的导通电阻或通过连接一个电阻与该开关串联，可以控制延迟时间。具有n沟道MOSFETQ7的第二推挽输出驱动器18和同步矫正器Q4的栅极电容也设计为允许同步矫正器Q4在主开关Q2关断之后导通。
第一开关驱动器22包括第一电容器C3，该电容器C3提供在适当的时候被泄放以接通同步矫正器Q3的电路电流的存储处。提供了第一电阻R3以方便第一电容器C3充分放电或泄放。在实际应用中，电容器可能不能完全放电，所以，如本发明中所做的一样，加上一个电阻以泄放电容。根据第二变压器T2的副边线圈的第二端子(2)处的信号摆幅，第一二极管D3提供电流路径。第二开关驱动器24包括第二电容器C4、第二电阻R4、和第二二极管D4其工作方式与以上讨论的第一开关驱动器22的第一电容器、电阻、和二极管的工作方式相同。
运行中，当主开关Q1导通时，第二变压器T2的副边线圈上的端子(1)处的电压为高。端子(2)由第一二极管D3钳位到地。第一电容器C4被充电，所以，同步矫正器Q3导通而同步矫正器Q4关断。当主开关Q1关断时，端子(1)上的电压为0。在这期间，第二电容器C4通过短路的线圈向第一电容器C3放电，直到它们的电压相同。第一电容器C3和第二电容器C4上的电压等于第二电容器C4原来电压的一半。该电压的高低足够接通同步矫正器Q3和Q4。此时，转换器处于续流阶段。
该外部驱动电路21的另一个优点是多个转换器可以并联，而不必修改驱动电路21，也不会短路同步矫正器电路20的输出总线。如果没有oring二极管，图1所示的现有技术驱动电路不能并联。而且，现有技术中，如果并联的转换器不同时起动，没有起动的转换器将会短路输出总线。当转换器不切换时，驱动器2的两个输入都是低的。这样导致驱动器2的两个输出端都变高，从而同步驱动器Q3和Q4都被接通，将总线短路。
本发明中当多个转换器并联且一个转换器不切换时，不会有从外部驱动第二变压器T2来的信号，因此推挽输出驱动器16和18都关断，从而同步矫正器Q3和Q4也都关断。这样就防止了输出总线被短路。利用本发明的工作电流分配电路，并联的转换器将等同地分配电流。
图3表示Q3和Q4的栅极和漏极上的基本电压波形，其中Vccp是原边基础电压(primary basing voltage)，而Ns/Np是栅极变压器匝数比。
以上说明了本发明的用于半桥矫正器的驱动电路的实施例。但是，本发明还可以在全桥和推挽拓扑结构中实施。图4表示本发明用于全桥矫正器的驱动电路26。图5表示本发明的用于推挽矫正器的驱动电路32。具有普通技能的人可以认识到，在每一种拓扑结构中外部驱动电路21都一样，借此简化了总体的设计，并降低了所使用的同步矫正器的方案的成本。
本发明还体现了一种方法，使用同步矫正器电路的外部驱动电路矫正DC-DC功率转换器的变化的DC信号，该同步矫正器电路具有主变压器、一对主开关、第一和第二同步矫正器、外部驱动电路、以及输出端子。该方法包括以下步骤提供变化的DC信号到所述外部驱动电路21，以便为所述第一和第二同步矫正器Q3和Q4提供接通和关断定时；以及把该定时信号传输到外部驱动电路21。本发明的外部驱动电路21使用电容器C3和C4处理该信号。电容器C3和C4用于存储在适当的时间被泄放的电流，往低或往高驱动同步矫正器上的电压，以关断或接通同步矫正器Q3和Q4。然后，通过推挽输出驱动器16和18，信号被提供给第一和第二同步矫正器Q3和Q4。
该外部驱动电路的新颖的方法和系统具有成本优势，并可有效地驱动同步矫正器Q3和Q4。本发明的另一优点是减小了同步矫正器电路的物理大小。本发明还有一个优点是其适应性，可用于并联多个转换器。
虽然参照说明性的实施例对本发明进行了描述，但该说明没有限制的意图。参照该说明，对本领域的技术人员来说，对上述说明性的实施例以及本发明的其它实施例的改动将是显然的。同步矫正器Q3和Q4以及开关Q5、Q6、Q7和Q8被表示为MOSFET，但是，经过仔细考虑，其它类型的FET或开关器件用于本发明也会是合适的。因此，附加的权利要求包含任何这样的改变或实施方案。
权利要求
1.一种同步矫正器电路，用于桥式DC-DC转换器，包括具有原边和副边线圈的主变压器，所述副边线圈具有第一和第二端子；第一和第二同步矫正器，运行时耦合到所述副边线圈的所述第一和第二端子；第一和第二推挽输出驱动器，运行时耦合到所述第一和第二同步矫正器以提供漏电流；外部驱动器，包括定时电路和具有原边线圈和副边线圈的变压器，所述副边线圈包括第一和第二端子，所述定时电路运行时耦合到所述原边线圈；以及DC电平转移器，包括分别耦合到所述外部驱动器的所述副边线圈的所述第一和第二端子的第一和第二开关驱动器；其中所述DC电平转移器连接到所述第一和第二推挽输出驱动器，借此所述用于接通和关断所述第一和第二同步矫正器的定时信号从所述DC电平转移器通过所述第一和第二推挽输出驱动器被传输到所述第一和第二同步矫正器。
2.权利要求1的同步矫正电路，其中所述第一和第二同步矫正器是MOSFET。
3.权利要求1的DC电平转移电路，其中所述第一开关驱动器包括具有第一和第二端子的第一电容器，所述电容器为电路电流提供存储处；并联耦合到所述第一电容器的第一电阻，借此所述第一电容器的电容被充分放电；以及耦合到所述漏极驱动变压器的所述副边线圈的第一二极管；借此所述第一开关驱动器提供适当的定时以接通和关断所述第一同步矫正器。
4.权利要求1的DC电平转移电路，其中所述第二开关驱动器包括具有第一和第二端子的第二电容器，所述电容器为电路电流提供存储处；并联耦合到所述第二电容器的第二电阻，借此所述第二电容器的电容被充分放电；以及耦合到所述栅极驱动变压器的所述副边线圈的第二二极管；借此所述第二开关驱动器提供适当的定时以接通和关断所述第二同步矫正器。
5.权利要求1的同步矫正器电路，其中所述第一推挽输出驱动器包括第一和第二开关，借此所述第一同步矫正器被接通和关断。
6.权利要求1的同步矫正器电路，其中所述第二推挽输出驱动器包括第三和第四开关，借此所述第二同步矫正器被接通和关断。
7.权利要求5的第一推挽输出驱动器，其中所述第一和第二开关是MOSFET。
8.权利要求6的第二推挽输出驱动器，其中所述第三和第四开关是MOSFET。
9.权利要求4的DC电平转移电路，其中所述第二电容器的所述第一端子联接到所述外部电路的所述变压器的所述第一端子，借此所述第二电容器被放电以接通所述第一和第二同步矫正器。
10.权利要求3的DC电平转移电路，其中所述第一电容器的所述第一端子联接到所述外部电路的所述变压器的所述第二端子，借此所述第一电容器被充电以接通所述第一和第二同步矫正器。
11.一种驱动电路，用于具有第一和第二同步矫正器、第一和第二推挽输出驱动器、外部驱动器、和输出总线的桥式同步矫正电路，所述外部驱动器包括定时电路，运行时耦合到所述原边线圈和带有原边线圈和副边线圈的变压器，所述副边线圈包括第一和第二端子。所述驱动电路包括耦合到所述第一推挽输出驱动器的第一开关驱动器；和耦合到所述第二推挽输出驱动器的第二开关驱动器；借此用于接通和关断所述第一和第二同步矫正器的所述定时信号通过所述推挽输出驱动器从所述第一和第二开关驱动器被传输到所述第一和第二同步矫正器。
12.权利要求11的第一开关驱动器，包括具有第一和第二端子的第一电容器，所述电容器为电路电流提供存储处；并联耦合到所述第一电容器的第一电阻，借此所述第一电容器的电容被充分放电；以及耦合到所述栅极驱动变压器的所述副边线圈的第一二极管；借此所述第一开关驱动器提供适当的定时以接通和关断所述第一同步矫正器。
13.权利要求11的第二开关驱动器，包括具有第一和第二端子的第二电容器，所述电容器为电路电流提供存储处；并联耦合到所述第二电容器的第二电阻，借此所述第二电容器的电容被充分放电；以及耦合到所述栅极驱动变压器的所述副边线圈的第二二极管；借此所述第二开关驱动器提供适当的定时以接通和关断所述第二同步矫正器。
14.一种驱动电路，用于具有第一和第二同步矫正器、一对推挽输出驱动器、外部驱动器、和输出总线的桥式同步矫正电路，所述外部驱动器包括运行时耦合到所述原边线圈的定时电路，和带有原边线圈和副边线圈的变压器，所述副边线圈包括第一和第二端子。所述驱动电路包括第一开关驱动器，包括具有第一和第二端子的第一电容器，所述第一电容器为电路电流提供存储处；并联耦合到所述第一电容器的第一电阻，借此所述第一电容器的电容被充分放电；和耦合到所述变压器的所述副边线圈的第一二极管。所述第一开关驱动器耦合到所述第一推挽输出驱动器；第二开关驱动器，包括具有第一和第二端子的第二电容器，所述第二电容器为电路电流提供存储处；并联耦合到所述第二电容器的第二电阻，借此所述第二电容器的电容被充分放电；和耦合到所述变压器的所述副边线圈的第二二极管。所述第二开关驱动器耦合到所述第二推挽输出驱动器；借此用于接通和关断所述第一和第二同步矫正器的所述定时信号通过所述推挽输出驱动器从所述第一和第二开关驱动器被传输到所述第一和第二同步矫正器。
15.一种同步矫正器电路，用于全桥DC-DC转换器，包括第一对和第二对主开关，借此所述第二对主开关耦合到所述第一对主开关，从而所述第一对主开关被接通和关断；具有原边和副边线圈的主变压器；第一和第二同步矫正器，运行时耦合到所述副边线圈的所述第一和第二端子；第一和第二推挽输出驱动器，运行时耦合到所述第一和第二同步矫正器以提供漏电流；外部驱动器，包括定时电路和具有原边线圈和副边线圈的变压器，所述副边线圈包括第一和第二端子，所述定时电路运行时耦合到所述原边线圈；以及DC电平转移器，包括分别耦合到所述外部驱动器的所述副边线圈的所述第一和第二端子的第一和第二开关驱动器；其中所述DC电平转移器连接到所述第一和第二推挽输出驱动器，借此所述用于接通和关断所述第一和第二同步矫正器的定时信号通过所述第一和第二推挽输出驱动器从所述DC电平转移器被传输到所述第一和第二同步矫正器。
16.权利要求15的同步矫正器电路，其中所述第一和第二对主开关是MOSFET。
17.权利要求1的同步矫正器电路，其中所述主变压器的原边线圈包括联接到所述主变压器的一对主开关；一个中间抽头；和连接到所述中间抽头的主电容器；借此所述主开关对为导出推挽拓扑结构导出适当的定时。
18.权利要求1的同步矫正器电路，其中所述对主开关是MOSFET。
19.一种利用同步矫正器电路的外部驱动电路矫正DC-DC功率转换器的变化的DC信号的方法，所述同步矫正器电路具有主变压器、一对主开关、第一和第二同步矫正器、外部驱动电路、和输出端子，所述方法包括以下步骤提供变化的DC信号到所述外部驱动电路以便为所述第一和第二同步矫正器提供接通和关断定时；传输该定时信号到所述外部驱动电路；在所述外部驱动电路中处理该信号；以及提供处理后的信号给所述第一和第二同步矫正器。
20.权利要求19的方法，其中所述在所述外部驱动电路中处理信号的步骤包括对电容充电和放电以提供正确的电压以接通和关断同步矫正器的步骤。
21.权利要求20的方法，其中所述使所述电容器放电的步骤包括用电阻充分泄放所述电容器。
22.权利要求19的方法，其中在所述外部驱动电路中处理信号的步骤包括用二极管指引电流路径。
全文摘要
一种用于桥式同步矫正器电路(20)的外部驱动电路(21)，该桥式同步矫正器电路(20)具有第一和第二第一同步矫正器(Q3、Q4)、主驱动电路(14)、和一对推挽输出驱动器(16、18)。第一和第二第一同步矫正器(Q3、Q4)的定时信号从外部驱动电路(21)导出。外部驱动电路(21)包括第一和第二开关驱动器(22、24)。外部驱动电路(21)通过把第一和第二开关驱动器(22、24)连接到推挽输出驱动器(16、18)来与同步矫正器电路(20)对接。第一和第二开关驱动器(22、24)提供电路电流的存储处，该电路电流在适当的时间充分泄放以方便接通和关断同步矫正器(Q3、Q4)。
文档编号H02M1/34GK1391720SQ00816071
公开日2003年1月15日 申请日期2000年9月7日 优先权日1999年9月24日
发明者J·张, W·哈特 申请人:艾利森公司