专利名称：利用数字调制的数字dc－dc转换器的制作方法
技术领域：
本发明涉及一种利用数字调制的数字DC-DC转换器，并且更具体地，涉及这样一种利用数字调制的数字DC-DC转换器，它利用一阶增量-求和(delta-sigma)调制实现，而不是A/D转换，因而在数字DC-DC转换器的全部电路中减少了模拟电路的比例，而增加了数字电路的比例，因此简化了数字DC-DC转换器的电路，同时易于设计该电路，从而提高该数字DC-DC转换器的效率。
背景技术：
为了正常地操作，大多数现代电子设备需要恒压源。数字DC-DC转换器通常用于向诸如超大规模集成电路(VLSI)或者芯片上系统电路的电路供应恒定的DC电压。
数字DC-DC转换器将通过输出端子输出的模拟电压转换为数字输出电压，并随之将该数字输出电压与预设参考电压相比较，以将该输出电压调整至希望的电平。为了实现这一点，数字DC-DC转换器通常使用图1所示的脉冲宽度调制(PWM)控制器。
图1是常规数字DC-DC转换器的框图。
图1所示的常规数字DC-DC转换器是PWM数字DC-DC转换器，它包括电源开关110、整流器120、A/D转换器130、占空比升/降测定仪140以及PWM占空比控制器150。开关110根据输入开关信号导通/断开输入电压Vin，而整流器120对从电源开关110输出的电压进行整流。A/D转换器130将整流器120的模拟输出电压Vout转换为数字信号，而占空比升/降测定仪140根据来自A/D转换器130的数字信号来确定占空比的升/降。PWM占空比控制器150根据来自占空比升/降测定仪140的占空比升/降确定信号来控制电源开关110的开关，以进行占空比控制。
常规DC-DC转换器通常采用利用快闪A/D转换器的数字方案，并且通过将输出电压与参考电压进行比较来调整输出电压Vout。
由于DC-DC转换器的输出电压Vout是模拟的(信号)，因而DC-DC转换器使用A/D转换器130与诸如升/降测定仪140和PWM占空比控制器150的数字元器件部分接口。快闪A/D转换器通常用作A/D转换器130。
发明内容
然而，由于快闪A/D转换器需要复杂的模拟电路，因而常规DC-DC转换器的整体电路复杂，这使得设计与实现其电路变得困难，并且导致高功率损耗。
因此，本发明已经考虑到上面的问题，并且本发明的目标是提供利用数字调制的数字DC-DC转换器，它利用一阶增量-求和(delta-sigma)调制来实现，而不是A/D转换，因而在数字DC-DC转换器的总体电路中减少了模拟电路的比例，而增加了数字电路的比例，因此简化了数字DC-DC转换器的电路，同时易于设计该电路，从而提高了该数字DC-DC转换器的效率。
根据本发明，可通过提供利用数字调制的数字DC-DC转换器来实现上述和其它目标，该转换器包括用于根据输入PWM信号将输入DC电压转换为预设电平的DC电压的PWM发生器；用于将从PWM发生器输出的DC电压转换为预设电平的电压的转换部分；用于根据预设参考电压将与该转换部分的输出电压相对应的反馈电压Vfd转换为1比特数字电压的增量-求和调制器；用于在预定比特单位的基础上对于在从增量-求和调制器输出的1比特数字电压信号中所包括的逻辑1进行计数的计数器；以及延迟控制器，用于根据该计数器计数的逻辑1的数量来控制高电平延迟时间，并且向PWM发生器传送具有受控高电平延迟时间的PWM信号。
该数字DC-DC转换器利用一阶增量-求和(delta-sigma)调制而不是A/D转换来实现，因而在数字DC-DC转换器的总体电路中减少了模拟电路的比例，而增加了数字电路的比例，因此简化了数字DC-DC转换器的电路，同时易于设计该电路，从而提高了该数字DC-DC转换器的效率。
通过下面的详细说明并结合附图，可以更加清楚地理解本发明的上述和其它目标、特征以及其它优点，其中图1是常规数字DC-DC转换器的框图；图2是根据本发明的数字DC-DC转换器的框图；图3是图2所示的一阶增量-求和调制器的电路；图4是表示具有两个相位的第一和第二非交迭时钟信号的波形的示意图；图5是当参考电压Vref固定时，根据本发明的DC-DC转换器的输出电压Vout的特性图；以及图6a和6b是当参考电压Vref突变时，根据本发明的DC-DC转换器的输出电压Vout的特性图。
具体实施例方式
下面将参考附图详细说明本发明的优选实施例。
图2是根据本发明的数字DC-DC转换器的框图。
如图2所示，根据本发明的数字DC-DC转换器包括PWM发生器210、转换器220、增量-求和调制器230、计数器240以及延迟控制器250。PWM发生器210根据输入的PWM信号将输入DC电压转换为预设电平的DC电压。转换器220将从PWM发生器210输出的DC电压转换为预设电平的电压。增量-求和调制器230根据预设参考电压Vref将对应于转换器220的输出电压Vout的反馈电压Vfd转换为1比特数字电压Vo。计数器240在预定比特单位的基础上，对在从增量-求和调制器230输出的1比特数字电压信号Vo中所包括的逻辑1进行计数。延迟控制器250根据由计数器240计数的逻辑1的数量来控制高电平延迟时间，并且向PWM发生器210传送具有受控高电平延迟时间的PWM信号。
图3是图2所示一阶增量-求和调制器230的电路图。
如图3所示，增量-求和调制器230包括开关电容器部分231、积分器232、比较器233以及D/A转换器234。开关电容器部分231根据具有两个相位的第一和第二非交迭时钟信号SC1和SC2进行开关，以对反馈电压Vfd和D/A转换器234的输出电压VA的每一个进行采样。积分器232对于由开关电容器部分231采样的每一电压进行积分。比较器233比较从积分器232输出的电压和预设参考电压Vref，并且输出具有逻辑状态“1”或“0”的1比特数字电压Vo。D/A转换器234根据数字电压Vo的逻辑状态将从比较器233输出的数字电压Vo转换为预设模拟电压VA，并将模拟电压VA传送给开关电容器部分231。
增量-求和调制器230以一阶增量-求和调制器来实现，其输出1比特数字电压信号“1”或“0”，并且在用于将输入模拟电压转换为数字电压时与常规1比特A/D转换器具有相同的功能。
图4表示具有两个相位的第一与第二非交迭时钟信号SC1和SC2的波形。第一时钟信号SC1由占空比小于50％的脉冲构成，而第二时钟信号SC2也由占空比小于50％的脉冲构成。当第一时钟信号SC1处于低电平时第二时钟信号SC2处于高电平，因此第一和第二时钟信号SC1和SC2并不交迭。
如图3所示，开关电容器部分231包括电容器C1、第一开关SW1、第二开关SW2、第三开关SW3以及第四开关SW4。第一开关SW1根据第一时钟信号SC1导通/断开，以选择性地将电容器C1与开关电容器部分231的输入端相连接，通过该输入端接收反馈电压Vfd。通过电容器C1与第一开关SW1连接的第二开关SW2根据第一时钟信号SC1导通/断开，以选择性地将电容器C1与参考电压Vref相连接。第三开关SW3根据第二时钟信号SC2导通/断开，以选择性地将第一开关SW1和电容器C1之间的连接点与D/A转换器234的输出端相连接。第四开关SW4根据第二时钟开关SC2导通/断开，以选择性地将电容器C1与开关电容器部分231的输出端相连，该输出端与积分器232相连。
如果从比较器233输出的数字电压Vo具有逻辑状态“1”，那么D/A转换器234将输出的数字电压Vo转换为预设的负极性模拟电压-VA，并且将其传送至开关电容器部分231。如果从比较器233输出的数字电压Vo具有逻辑状态“0”，那么D/A转换器234将输出的数字电压Vo转换为预设的正极性模拟电压+VA，并且将其传送至开关电容器部分231。
下面将参考附图更加详细地说明根据本发明的数字DC-DC转换器的操作与优点。
如图2所示，根据本发明的数字DC-DC转换器中的PWM发生器210，其根据输入的PWM信号将输入的DC电压Vin转换为预设电平的DC电压。具体地，PWM发生器210中的内部电源开关根据PWM信号导通或断开，并且根据该内部电源开关的开/关操作将输入的DC电压Vin转换为预设电平的DC电压。
根据本发明的转换器220将从PWM发生器210输出的DC电压转换为预设电平的电压。例如，转换器220可以降压(buck)变换器或者升压变换器来实现。如果转换器220是降压变换器，那么它使从PWM发生器210输出的DC电压逐步递减至预设电平的电压。另一方面，如果转换器220是升压变换器，那么它使从PWM发生器210输出的DC电压逐步递增至预设电平的电压。
根据本发明的增量-求和调制器230，其根据预设参考电压Vref将与转换器220的输出电压Vout相对应的反馈电压Vfd转换为1比特数字电压Vo，下面将参考图3和4详细说明。
如图3和4所示，在增量-求和调制器230中的开关电容器部分231根据具有两个相位的第一和第二非交迭时钟信号SC1和SC2进行开关，以对于反馈信号Vfd和D/A转换器234的输出电压VA的每一个进行采样，并且然后将每一采样后的电压传送至积分器232。
下面更加详细地说明开关电容器部分231。
如图4所示，第一和第二时钟信号SC1和SC2的每一个具有两个相位，即高和低电平。第一和第二时钟信号的高电平部分并不交迭，并且它们的低电平部分也不交迭。
第一和第二开关SW1和SW2根据第一时钟信号SC1导通，因此开关电容器部分231以采样模式操作，在该模式中开关电容器部分对输入电压进行采样。第三和第四开关SW3和SW4根据第二时钟信号SC2导通，因此开关电容器部分231以积分模式操作，在该模式中开关电容器部分将采样后的电压传送至积分器232，使得采样后的电压在积分器232中进行积分。
首先，当第一和第二开关SW1和SW2根据第一时钟信号SC1导通时，第三和第四开关SW3和SW4断开。在这种状态下，开关电容器部分231以采样模式操作，其中积分器232的电容器C2处于保持状态，反馈电压Vfd通过电容器C1施加至积分器232。
接下来，当第三和第四开关SW3和SW4根据第二时钟信号SC2导通时，第一和第二开关SW1和SW2断开。在这种状态下，开关电容器部分231以积分模式操作，其中在电容器C1中存储的电荷流向积分器232的电容器C2。
积分器232对由开关电容器部分231采样的电压进行积分，并且将积分后的电压输出至比较器233。
比较器233可以以1比特比较器来实现，该比较器将从积分器232输出的模拟电压转换为数字电压。具体地，如果积分器232的输出电压高于预设参考电压Vref，那么比较器233输出逻辑状态“1”，并且如果它低于该参考电压，那么比较器233输出逻辑状态“0”。也就是，比较器233根据积分器232的输出电压输出具有逻辑状态“1”或者“0”的1比特数字电压Vo。
D/A转换器234根据数字电压Vo的逻辑状态，将从比较器233输出的数字电压Vo转换为预设模拟电压VA，并且将该模拟电压VA传送至开关电容器部分231。
具体地，如果从比较器233输出的数字电压Vo具有逻辑状态“1”，那么D/A转换器234将该输出的数字电压Vo转换为预设的负极性模拟电压-VA，并将其传送至开关电容器部分231。如果从比较器233输出的数字电压Vo具有逻辑状态“0”，那么D/A转换器234将该输出的数字电压Vo转换为预设的正极性模拟电压+VA，并将其传送至开关电容器部分231。
在图2中，根据本发明的计数器240在预定比特单位基础上对在从增量-求和调制器230输出的1比特数字电压信号中所包括的逻辑1进行计数。例如，如果增量-求和调制器230输出8比特序列“1，0，1，0，1，0，1，0”，那么在对应于逻辑“1”的电压是“3V”、而对应于逻辑“0”的电压是“0V”的假设下，由式1给出对应于增量-求和调制器230输出的模拟电压。
此外，如果增量-求和调制器230的输出具有8比特值“1，0，0，0，1，0，1，0”，那么对应于增量-求和调制器230的输出的模拟电压由式2给出。
如果增量-求和调制器230的输入电压接近参考电压Vref，那么它的输出电压信号Vo具有重复的比特位组合“1，0，1，0...”。如果增量-求和调制器230的输入电压高于参考电压Vref，那么它的输出电压信号Vo在该比特位组合中具有大量的逻辑1，而如果增量-求和调制器230的输入电压低于参考电压Vref，那么它的输出电压信号Vo在该比特位组合中具有更少数量的逻辑1。
根据本发明的延迟控制器250，其根据由计数器240计数的逻辑1的数量来控制高电平的延迟时间，并且向PWM发生器210传送具有该受控高电平延迟时间的PWM信号。
图5是当参考电压Vref固定时，根据本发明的DC-DC转换器的输出电压的特性图。
此图表示当参考电压Vref固定为0.5V时，DC-DC转换器的仿真结果。从图5可以看出，与常规数字转换器相比，根据本发明的DC-DC转换器的输出电压Vout在短时间内几乎没有过冲(overshoot)地稳定至“0.5V”。
图6b是当参考电压Vref根据图6a所示变化时，根据本发明的DC-DC转换器的输出电压的特性图。
图6a和6b表示根据本发明的DC-DC转换器的仿真结果，进行该仿真以检查当参考电压Vref突变时，数字DC-DC转换器如何稳定地响应于该参考电压Vref。从图6b可以看出，即使当参考电压Vref如图6a所示从1.0V→1.5V→1.2V突然(不连续地)变化时，根据本发明的DC-DC转换器的输出电压Vout也非常稳定地跟随着参考电压Vref。
如上所述，根据本发明的数字DC-DC转换器，如果输出电压Vout高于参考电压Vref，那么增量-求和调制器230输出具有更多数量逻辑1的数字电压信号，因此计数器240计数更多数量的逻辑1。相反，如果输出电压Vout低于参考电压Vref，那么增量-求和调制器230输出具有更多数量逻辑0的数字电压信号，因此计数器240计数更少数量的逻辑1。数字DC-DC转换器重复此操作，使得输出电压Vout变得等于参考电压Vref，这允许向系统供应稳定的电压。
从上述说明可以看出，本发明提供了利用数字调制的数字DC-DC转换器，它利用一阶增量-求和调制实现，而不是A/D转换，因而在数字DC-DC转换器的整体电路中减少了模拟电路的比例，而增加了数字电路的比例，因此简化了数字DC-DC转换器的电路，同时易于设计该电路，从而提高了该数字DC-DC转换器的效率。
尽管出于解释的目的公开了本发明的优选实施例，但本领域技术人员将明白，在不脱离所附权利要求中公开的本发明的保护范围与精神的情况下，可以有各种修改、添加以及替代。
权利要求
1.一种利用数字调制的数字DC-DC转换器，包括PWM发生器，用于根据输入PWM信号将输入DC电压转换为预设电平的DC电压；转换部分，用于将从所述PWM发生器输出的DC电压转换为预设电平的电压；增量-求和调制器，用于根据预设参考电压将与所述转换部分的输出电压相对应的反馈电压Vfd转换为1比特数字电压；计数器，用于在预定比特单位的基础上，对于在从所述增量-求和调制器输出的1比特数字电压信号中所包括的逻辑1进行计数；以及延迟控制器，用于根据所述计数器计数的逻辑1的数量来控制高电平的延迟时间，并且向所述PWM发生器传送具有该受控高电平延迟时间的PWM信号。
2.权利要求1所述的转换器，其中所述增量-求和调制器包括开关电容器部分，根据具有两个相位的第一和第二非交迭时钟信号进行开关，以对反馈电压和D/A转换器的输出电压的每一个进行采样；积分器，对由所述开关电容器部分采样的每一电压进行积分；比较器，将从所述积分器输出的电压与所述预设参考电压进行比较，并且输出具有逻辑状态“1”或“0”的1比特数字电压；以及D/A转换器，根据从所述比较器输出的数字电压的逻辑状态将从所述比较器输出的数字电压转换为预设模拟电压，并且将所述预设模拟电压传送至所述开关电容器部分。
3.权利要求2所述的转换器，其中所述开关电容器部分包括第一开关，根据第一时钟信号导通/断开，以选择性地将所述电容器与所述开关电容器部分的输入端连接，通过该输入端接收反馈电压；第二开关，通过所述电容器与所述第一开关连接，所述第二开关根据所述第一时钟信号导通/断开，以选择性地将所述电容器与所述参考电压相连；第三开关，根据所述第二时钟信号导通/断开，以选择性地将所述第一开关和所述电容器之间的连接点与所述D/A转换器的输出端相连；以及第四开关，根据所述第二时钟开关导通/断开，以选择性地将所述电容器与所述开关电容器部分的输出端连接，该输出端与所述积分器相连。
4.权利要求2所述的转换器，其中如果从所述比较器输出的数字电压具有逻辑状态“1”，那么所述D/A转换器将该输出的数字电压转换为预设的负极性模拟电压，并且将该预设的负极性模拟电压传送至所述开关电容器部分；如果从所述比较器输出的数字电压具有逻辑状态“0”，那么所述D/A转换器将该输出的数字电压转换为预设的正极性模拟电压，并且将该预设的正极性模拟电压传送至所述开关电容器部分。
全文摘要
利用一阶增量－求和调制，而不是A/D转换来实现数字DC－DC转换器。在该DC－DC转换器中，PWM发生器210根据输入PWM信号将输入DC电压转换为预设电平的DC电压。转换器220将来自PWM发生器210的DC电压转换为预设电平的电压。增量－求和调制器230根据预设参考电压Vref，将对应于转换器220输出电压Vout的反馈电压Vfd转换为1比特数字电压Vo。计数器240通过增量－求和调制器230对1比特数字电压信号Vo中的逻辑1进行计数。延迟控制器250根据由计数器240计数的逻辑1的数量来控制高电平延迟时间，并且向PWM发生器210传送具有该受控高电平延迟时间的PWM信号。
文档编号H02M3/157GK1965465SQ200580007451
公开日2007年5月16日 申请日期2005年2月4日 优先权日2004年3月8日
发明者卢正真, 朴成镇 申请人:汉阳大学校产学协力团