专利名称：防静电保护电路的制作方法
技术领域：
本发明涉及半导体技术，特别涉及一种防静电保护电路。
背景技术：
随着半导体芯片的运用越来越广泛，运用范围和领域越来越大，所涉及到的静电损伤也越来越多。通常穿尼龙制品的人体静电可能达到21，000V的高压，750V左右的放电可以产生可见火花，而仅IOV左右的电压就可能毁坏没有静电保护(electrostaticdischarge, ESD)的芯片，现在已经有很多种防静电保护设计和应用，通常有栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路、二极管保护电路、可控硅(SiliconControlled Rectifier, SCR)电路等等。 栅接地的N型场效应晶体管(Gate Grounded NM0S， GGNM0S)保护电路如图1所示，它实现防静电保护的工作过程是首先是静电使此晶体管的漏极电压不断上升，当漏极电压上升到结的击穿电压(BreakdownVoltag)时，漏极将产生一个较大的击穿电流，此电流流向衬底，从而在电流通路上形成一定的压降，当压降达到一定程度的时候，漏极，衬底和源极所形成的NPN型三极管将开启，而三极管有电流放大作用，从而增大了电流，泻放静电到地，同时也使得漏极的电压下降，N型场效应晶体管工作时使漏极电压维持在钳压(Trigger Voltage)即结的击穿电压(Breakdown Voltag)和持有电压(Holding Voltage)之间，保护内部电路不被高电压损坏。 但当地端电压高于芯片内部电路端电压时，此时栅接地的N型场效应晶体管相当于一个由衬底到漏极的PN二极管正向导通，无法实现反向电压保护。
发明内容
本发明要解决的一个技术问题是提供一种防静电保护电路，能够实现反向电压保护。 为解决上述技术问题，本发明的防静电保护电路，包括一 NM0S管和第一 PM0S管；该NM0S管衬底同源极相连后接地，栅极接地；第一 PM0S管衬底同漏极相连后接该NM0S管漏极，源极接芯片内部电路，栅极同漏极相接。 本发明的防静电保护电路，还可以包括第二PM0S管、第三PM0S管；第二PMOS管漏极接芯片内部电路，衬底同源极相连后接第三PMOS管漏极；第三PMOS管源极接工作电源，衬底同漏极相连后接第二 PMOS管源极。 本发明的防静电保护电路，当芯片内部电路端的电压出现静电高压时，能通过栅接地的N型场效应晶体管进行泄放到地，保护芯片内部电路不被高电压损坏。而只有地端电压高于芯片内部电路瑞的电压为Vevp+0. 7V以上时，地端与芯片内部电路端之间才会导通，能够实现反向电压保护。
下面结合附图及具体实施方式
对本发明作进一步详细说明。
图1是栅接地的N型场效应晶体管防静电保护电路示意图；
图2是本发明的防静电保护电路一实施方式电路图。
具体实施例方式
本发明的防静电保护电路一实施方式如图2所示，包括一 NM0S管Nl和第一 PMOS 管Pl，该NMOS管Nl衬底同源极相连后接地，栅源之间接有电阻，防止栅极击穿时，产生大 电流，第一 PMOS管PI衬底同漏极相连后接该NMOS管Nl漏极，源极接芯片内部电路，栅漏 之间接有电阻，防止栅极击穿时，产生大电流；还包括第二 PMOS管P2、第三PMOS管P3，第二 PMOS管P2漏极接芯片内部电路，衬底同源极相连后接第三PMOS管P3漏极，栅源之间接有 电阻，防止栅极击穿时，产生大电流滞三PMOS管P3源极接工作电源VDD，衬底同漏极相连 后接第二 PMOS管P2源极，栅漏之间接有电阻，防止栅极击穿时，产生大电流。
当地端电压高于芯片内部电路端电压时，假如没有第一PMOS管Pl，当地端电压高 于芯片内部电路端电压0. 7V，此时NMOS管Nl正向导通，地端与芯片内部电路端之间有大电 流，当在芯片内部电路端与NMOS管Nl之间串联一个如图2所示的第一 PMOS管PI时，第一 PMOS管PI的反向击穿电压为V，， V,。^大于反向保护电压范围，只有地端电压高于芯片 内部电路端的电压为Vevp+0.7V以上时，地端与芯片内部电路端之间才会导通。芯片内部电 路端与工作电源VDD端的原理相似，当芯片内部电路端电压高于工作电源端电压时，假如 只有第二 PMOS管P2，当芯片内部电路端电压高于工作电源端电压0. 7V时，此时第二 PMOS 管P2正向导通，芯片内部电路端与工作电源端之间有大电流，当在工作电源VDD端同第二 PM0S管P2间串联一个如图2中所示的第三PMOS管P3，第三PMOS管P3的反向击穿电压 为VBVP，VBVP+0. 7V大于反向保护电压范围，只有芯片内部电路端的电压高于工作电源VDD的 电压为VBVP+0. 7V时，芯片内部电路端与工作电源VDD端之间才会导通。对于工作电源VDD 端与地端之间，只有地端电压高于工作电源VDD端的电压为2VBVP+1. 4V时，地端与工作电源 VDD端之间才能导通，这样的话就实现了芯片内部电路端与地，工作电源VDD与芯片内部电 路，工作电源VDD与地之间的反向电压保护的防静电保护电路结构。能在保证正常的防静 电保护能力情况下，还能保证芯片内部电路端与地、工作电源VDD与芯片内部电路、工作电 源VDD与地之间的反向电压保护。 例如，在一款车用线性磁传感器芯片中，由于此芯片要求的工作电压范围为 +14V _14V，在此芯片中加入运用了上述防静电保护电路的10 (输入输出电路)结构，在 保证了HBM (human body model,人体模型)模式下3000V, MM (machine model，机械模型) 模式下300V的防静电保护能力条件下，可实现-14V的反向电压保护能力。
权利要求
一种防静电保护电路，其特征在于，包括一NMOS管和第一PMOS管；该NMOS管衬底同源极相连后接地，栅极接地；第一PMOS管衬底同漏极相连后接该NMOS管漏极，源极接芯片内部电路，栅极同漏极相接。
2. 根据权利要求l所述的防静电保护电路，其特征在于，该NMOS管栅极同地之间接有 电阻，第一PMOS管栅极同漏极间接有电阻。
3. 根据权利要求1所述的防静电保护电路，其特征在于，还包括第二PM0S管、第三 PMOS管；第二 PMOS管漏极接芯片内部电路，衬底同源极相连后接第三PMOS管漏极；第三 PMOS管源极接工作电源，衬底同漏极相连后接第二 PMOS管源极。
4. 根据权利要求3所述的防静电保护电路，其特征在于，第二 PMOS管栅极同源极之间 接有电阻；第三PMOS管栅极同漏极之间接有电阻。
全文摘要
本发明公开了一种防静电保护电路，包括一NMOS管和第一PMOS管；该NMOS管衬底同源极相连后接地，栅极接地；第一PMOS管衬底同漏极相连后接该NMOS管漏极，源极接芯片内部电路，栅极同漏极相接。该防静电保护电路，能够实现反向电压保护。
文档编号H02H9/00GK101752849SQ20081004408
公开日2010年6月23日 申请日期2008年12月11日 优先权日2008年12月11日
发明者古炯钧, 周平, 王楠 申请人:上海华虹Nec电子有限公司