一种漏电保护电路的制作方法
【专利摘要】本实用新型涉及一种漏电保护电路。本实用新型采用如下技术：一种漏电保护电路，其特征在于：所述电源电路单元D1是半波整流电路，电源电路单元D1的输出端与可控硅D3的阳极相连，所述压敏电阻MYR1设置在脱扣线圈Trip的前端，压敏电阻MYR1一端连接在电源电路单元D1与脱扣线圈Trip连线之间，压敏电阻MYR1的另一端接地，所述可控硅D3的阳极与阴极之间通过设置C5作为吸收电路单元。通过采用上述方案，本实用新型克服现有技术存在的问题，提供一种电源部分采用半波整流的方式，同时具有提高开关元件反向耐压的功能，提高了电路的抗干扰能力的新型的漏电保护电路。
【专利说明】-种漏电保护电路
【技术领域】
[0001] 本实用新型涉及一种漏电保护电路。
【背景技术】
[0002] 现有与此本专利相似的漏电保护电路，如图1所示，电源部分D1~D4采用全波整 流；线圈TriP置于压敏电阻MYR1后端，压敏电阻在长时间工作后容易损坏。造成产品可 靠性降低，在传统电路中，阻容吸收电路为R1+C5。
【发明内容】
[0003] 本实用新型克服现有技术存在的问题，提供一种电源部分采用半波整流的方式， 同时具有提高开关元件反向耐压的功能，提高了电路的抗干扰能力的新型的漏电保护电 路。
[0004] 实现上述目的，本实用新型采用如下技术：一种漏电保护电路，包括有零序互感器 ZCT、可控硅D3、降压控制电路单元、电源电路单元D1、压敏电阻MYR1和脱扣线圈Trip，其 中零序互感器ZCT的两根线连接到降压控制电路单元后与可控硅D3的门极连接，其特征在 于：所述电源电路单元D1是半波整流电路，电源电路单元D1的输出端与可控硅D3的阳极 相连，所述压敏电阻MYR1设置在脱扣线圈Trip的前端，压敏电阻MYR1 -端连接在电源电 路单元D1与脱扣线圈Trip连线之间，压敏电阻MYR1的另一端接地，所述可控硅D3的阳极 与阴极之间通过设置C5作为吸收电路单元。
[0005] 通过采用上述方案，本专利在电源部分D1采用的是半波整流的方式，具有提高开 关元件反向耐压的功能，另外脱扣线圈TriP放置于压敏电阻MYR1前面，保护了压敏电阻 MYR1与可控硅D3,提高了电路的抗干扰能力，吸收电路只选用C5,大大简化电路的连线。
[0006] 本实用新型的进一步设置是：所述降压控制电路单元由电阻R2和电容C4组成，其 中电阻R2和电容C4共同的端点连接到可控硅D3的门极上，R2的另一端连接在零序互感 器ZCT的一根导线上，电容C4的另一端连接在零序互感器ZCT的另一根接地的导线上。
[0007] 通过采用上述方案，使上述电路使用效果更好，运行更加稳定。
[0008] 下面结合附图和实施方式对本实用新型做进一步描述。
【专利附图】
【附图说明】
[0009] 图1为【背景技术】电路图；
[0010] 图2为本实用新型实施例的电路图。 具体实施例
[0011] 如图2所示，一种漏电保护电路，包括有零序互感器ZCT、可控硅D3、降压控制电路 单元6、电源电路单元D1、压敏电阻MYR1和脱扣线圈Trip，其中零序互感器ZCT的两根线 连接到降压控制电路单元后与可控硅D3的门极连接，在本实用新型实施例中，所述电源电 路单元D1是半波整流电路，电源电路单元D1的输出端与可控硅D3的阳极相连，所述压敏 电阻MYR1设置在脱扣线圈Trip的前端，压敏电阻MYR1 -端连接在电源电路单元D1与脱 扣线圈Trip连线之间，压敏电阻MYR1的另一端接地，所述可控硅D3的阳极与阴极之间通 过设置C5作为吸收电路单元。通过采用上述方案，本专利在电源部分D1采用的是半波整 流的方式，具有提高开关元件反向耐压的功能，另外脱扣线圈TriP放置于压敏电阻MYR1前 面，保护了压敏电阻MYR1与可控硅D3,提高了电路的抗干扰能力，吸收电路只选用C5,大大 简化电路的连线。
[0012] 在本实用新型实施例中，所述降压控制电路单元6由电阻R2和电容C4组成，其中 电阻R2和电容C4共同的端点连接到可控硅D3的门极上，R2的另一端连接在零序互感器 ZCT的一根导线上，电容C4的另一端连接在零序互感器ZCT的另一根接地的导线上，在本实 施例中的降压控制电路单元6可以采用其他方案，在现有技术中达到降压和控制功能的电 路单元6很多，在这里我们也可以采用。
[0013] 本实用新型所揭示，乃较佳实施例的一种，举凡局部的变更或是修饰而源于本实 用新型的技术思想而为熟习该技术的人所易于推知者，俱不脱本实用新型的专利范畴。
【权利要求】
1. 一种漏电保护电路，包括有零序互感器ZCT、可控硅D3、降压控制电路单元、电源电 路单元D1、压敏电阻MYR1和脱扣线圈Trip，其中零序互感器ZCT的两根线连接到降压控 制电路单元后与可控硅D3的门极连接，其特征在于：所述电源电路单元D1是半波整流电 路，电源电路单元D1的输出端与可控硅D3的阳极相连，所述压敏电阻MYR1设置在脱扣线 圈Trip的前端，压敏电阻MYR1 -端连接在电源电路单元D1与脱扣线圈Trip连线之间，压 敏电阻MYR1的另一端接地，所述可控硅D3的阳极与阴极之间通过设置C5作为吸收电路单 J Li 〇
2. 根据权利要求1所述的漏电保护电路，其特征在于：所述降压控制电路单元由电阻 R2和电容C4组成，其中电阻R2和电容C4共同的端点连接到可控硅D3的门极上，R2的另 一端连接在零序互感器ZCT的一根导线上，电容C4的另一端连接在零序互感器ZCT的另一 根接地的导线上。
【文档编号】H02H3/32GK203883452SQ201420313319
【公开日】2014年10月15日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】王春成, 朱海民 申请人:德力西电气有限公司