本发明属于电子
技术领域：
：，具体涉及一种DC/DC控制电路。
背景技术：
：：脉宽调制（PulseWidthModulation,PWM）型DC/DC变换器广泛应用于照相机、摄像机、PDA、手提电脑等便携式电子产品中。PWM型DC/DC变换器有模拟和数字两种架构。模拟架构的产品面积小、功耗低，占市场的主流，但其对噪声很敏感；而数字设计架构可扩展性好，稳定性高，对外界的噪声相对不敏感，正好可以弥补模拟架构的缺点。从DC/DC变换器的发展需求看，数字化控制技术是必须的。目前数字架构DC/DC的设计中，普遍存在PWM信号占空比的分辨率难以提高的缺点。IODELAY固件是Xilinx公司每个I/O模块中都包含的可编程延时单元，可用于组合输入通路、寄存输入通路、组合输出通路或寄存输出通路等，还可在内部资源中直接使用。在文章“基于FPGA的高精度数字PWMDC/DC控制器设计”中，提出了一种采用现场可编程门阵列（FPGA）实现数字化高精度PWM型DC/DC的方案，该方案主要由A/D转换模块、PID控制模块和DPWM（数字脉宽调制）模块组成，并且最终仿真结果表明数字PWM到达8位分辨率，1MHz的输出频率。但是该方案存在以下缺点：基础时钟分辨率不变时，调制精度无法提高，只是调制精度较低。另外设计方案较为复杂，设计工艺要求较高，成本较为昂贵。技术实现要素：本发明的目的是提供一种高分辨率的DC/DC控制电路，在基础时钟信号不变的条件下可将DC/DC控制信号占空比分辨率提高64倍。实现本发明目的的技术方案如下：一种基于IODELAY固件的DC/DC控制电路，由时钟生成电路、脉宽发生电路、IODELAY延时电路和或选通电路组成。时钟生成电路对输入时钟信号倍频后产生基础时钟信号；脉宽发生电路实现脉宽的粗调,输出粗调脉宽信号；IODELAY延时电路对粗调脉宽信号精确时延生成延时脉宽信号；粗调脉宽信号和延时脉宽信号输入或选通电路输出最终的DC/DC控制信号。本发明通过IODELAY固件实现精确时延，相当于对基础时钟信号分频，在基础时钟信号不变的条件下提高了DC/DC控制信号占空比分辨率。本发明通过IODELAY固件实现精确时延，相当于对基础时钟信号分频，在基础时钟信号不变的条件下提高了DC/DC控制信号占空比分辨率。时钟生成电路由1个倍频器对输入时钟信号倍频生成基础时钟信号。脉宽发生电路由脉宽发生器产生粗调脉宽信号，实现脉宽的粗调。IODELAY延时电路的功能由Xilinx公司的IODELAY固件实现。IODELAY固件根据其输入数组对粗调脉宽信号实现相位分辨率为360°/64=5.625°的精确时延，生成延时脉宽信号，相当于对基础时钟信号64分频，在基础时钟信号不变的条件下将DC/DC控制信号占空比分辨率提高了64倍。或选通电路由查找表（Look-up-table,LUT）实现逻辑或功能，粗调脉宽信号和延时脉宽信号输入LUT并输出最终的DC/DC控制信号。本发明解决了传统PWM型DC/DC控制电路PWM信号占空比的分辨率难以提高的缺点，具有较强的具有较强的准确性、通用性以及适用性。附图说明图1是DC/DC控制电路总体结构。图2是时钟生成电路。图3是脉宽发生电路。图4是IODELAY延时电路。图5是或选通电路。图6是脉宽发生电路输出波形。图7是IODELAY延时电路输出波形。图8是或选通电路输出波形。具体实施方式下面参照附图对本发明进一步详细说明。本发明提供一种高分辨率从的DC/DC控制电路，总体结构如图1所示，该控制电路由时钟生成电路、脉宽发生电路、IODELAY延时电路和或选通电路等四个部分组成。各部分具体电路图如图2至图5所示。首先将输入10位数组dc（9:0）分为高4位数组N=dc（9:6）和低6位数组m=dc（5:0）。在图2所示的时钟生成电路中，DCM×5是5倍的频率倍频器，CLK信号为输入时钟信号，其频率为50MHz。CLK经过DCM×5倍频后，输出频率为250MHz的基础时钟信号CK至脉宽发生电路和IODELAY延时电路作为控制时钟，即基础时钟信号的周期T=4ns。在如图3所示的脉宽发生电路中，脉宽发生器根据输入高4位数组N输出相应脉宽的粗调脉宽信号至IODELAY延时电路和或选通电路。脉宽发生电路的输出波形如图6所示，粗调脉冲信号的宽度为N×T，即为对应于脉宽发生器输入数组的整数个时钟周期。在如图4所示的IODELAY延时电路中，IODELAY固件根据输入低6位数组m对粗调脉宽信号进行相位为m×360°/64的时延，相应的时间延迟为m×T/64，即为对应于IODELAY固件输入数组的小数个基础时钟信号周期。相当于对基础时钟信号64分频。延时相位与低6位数组的关系如图7所示。在如图5所示的或选通电路中，由LUT实现逻辑或功能。LUT输入输出关系表如下表所示。控制LUT的A2、A3输入端为0，只要A0和A1有一路信号为高电平输出即为高电平。粗调脉宽信号和延时脉宽信号分别从A0、A1输入，LUT输出即为最终的DC/DC控制信号。相当于粗调脉宽信号和延时脉宽信号分别决定DC/DC控制信号的上升沿和下降沿。或选通电路的输出波形如图8所示。LUT输入输出关系表本发明基于IODELAY固件的DC/DC控制电路，主要由脉宽发生电路实现信号的粗调，粗调完成整数个基础时钟信号周期的脉宽调制，即为N×T；由IODELAY延时电路实现信号的细调，细调完成小数个基础时钟信号周期的脉宽调制，即为m×T/64。最终DC/DC控制信号的脉宽为粗调和细调脉宽之和，即(N＋m/64)×T，在基础时钟信号不变的条件下，将DC/DC控制信号的占空比分辨率提高了64倍。当前第1页1 2 3 当前第1页1 2 3