一种基于COT控制含均流功能两相Buck电路的电源管理芯片的制作方法

本发明属于集成电路技术领域，具体涉及一种基于COT控制含均流功能两相Buck电路的电源管理芯片。

背景技术：

电源管理类芯片是对系统中各个模组进行用电管理的芯片，一些电源管理芯片会被用于开关电源电路。开关电源电路从广义上定义为，凡用半导体功率器件作为开关，将电源形态转变成为另一形态，转变时用自动控制闭环稳定输出并有保护环节的电路。开关电源电路一般包含控制芯片和外围电路。开关电源电路常见的拓扑结构有：降压斩波(Buck)、升压斩波(Boost)、反激式、正激式、半桥和全桥。其中Buck电路的控制方式包含有：迟滞控制、恒定导通时间(COT)控制、电压型PWM控制和电流型PWM控制等。

当负载需要更大电流时，变换器会更多采用多相结构，将多个支路并联来给输出端提供能量。大多时候，多相结构是采用相位交替的工作方式，每个支路的开关频率保持一致，但相位是错开的，输出纹波的频率则变成开关频率乘以支路数。此时多相结构可以简化成开关频率增加的单相结构。因而相序交替的多相结构能极大提高环路带宽，进而提高瞬态响应速度，满足大电流负载的要求。由于每个支路都需要功率管和电感，所以整个变换器的开关部件数量会增加。单从效率的角度考虑，多相结构并没有进一步提升，甚至会带来更多的开关损耗。但是单相结构所能提供的最大电流往往有限，工作的可靠性也不高；而多相结构将负载电流平均分配到各个支路，能极大增加输出负载电流能力，同时每个支路承受的电流也不会太高，工作可靠性得以保证。但是多相结构需要额外的电流均衡电路，来使每个支路的电流相等。

传统数字控制的两相Buck电路结构如图1所示，其采用占空比匹配的方法来实现，由于传统产生占空比的模拟电路对支路的不对称因素很敏感，为了达到相应精度，需要采用数字模块来产生匹配的占空比。然而，数字控制会不可避免地引入量化误差，从而导致不良的极限循环；此外，工作在很高开关频率下的高精度直流变换器需要高分辨率且高速的数字PWM产生器和模数转换器，这样又会导致能量的损耗和面积的浪费。

技术实现要素：

针对现有技术所存在的上述技术问题，本发明提供了一种基于COT控制含均流功能两相Buck电路的电源管理芯片，能够工作在较高的开关频率下，克服各种不对称因素，将负载电流平均分配到各个支路，避免各相电流不均等导致单相损耗过大甚至影响工作时序，且相对传统的数字控制方法能量损耗较低，占据面积较小。

一种基于COT控制含均流功能两相Buck电路的电源管理芯片，包括：

两条开关支路，所述开关支路包含功率开关管Mp和Mn；其中，功率开关管Mp的源端接电路的输入电压V_IN，功率开关管Mp的漏端与功率开关管Mn的漏端以及电路中对应一相电感的一端相连，功率开关管Mn的源端接地，电路中两相电感的另一端相互并联；

基准电路模块，其在输入电压V_IN为高电平时为片内提供参考电压V_BG；

纹波补偿模块，其采样电路的输出电压V_O以及两相电感与对应开关支路的连接点电压，从而产生基准电压FB和两路补偿电压RAMP₁和RAMP₂；

电压环模块，其根据基准电压FB和参考电压V_BG进行比较，产生稳定电压V_CON；

电流采样模块，其通过电流镜像逐周期采样两条开关支路中流经功率开关管Mp的电流峰值，对应产生正相关于电流峰值的电流采样电压VCS₁和VCS₂；

电流均衡模块，其根据电流采样电压VCS₁和VCS₂进行比较，产生一对差分的电流均衡电压VCB₁和VCB₂；

两个比较器模块，所述比较器模块具有两对正反相输入端，其输出端产生比较信号；其中一比较器模块的一对正反相输入端分别接稳定电压V_CON和补偿电压RAMP₁，另一对正反相输入端分别接电流均衡电压VCB₁和VCB₂；另一比较器模块的一对正反相输入端分别接稳定电压V_CON和补偿电压RAMP₂，另一对正反相输入端分别接电流均衡电压VCB₂和VCB₁；

两个恒定导通时间产生模块，所述恒定导通时间产生模块根据对应比较器模块的比较信号生成导通时间信号；

两个控制逻辑与软启动模块，所述控制逻辑与软启动模块根据对应恒定导通时间产生模块的导通时间信号通过控制逻辑生成驱动信号；

两个驱动模块，所述驱动模块使对应控制逻辑与软启动模块的驱动信号功率放大后用以驱动对应开关支路中功率开关管Mp和Mn进行开关控制。

所述的基准电压FB正比于输出电压V_O的直流分量，补偿电压RAMP₁的交流分量正比于其中一相电感电流的交流分量，补偿电压RAMP₂的交流分量正比于另一相电感电流的交流分量，补偿电压RAMP₁和RAMP₂的直流分量均等于基准电压FB。

所述恒定导通时间产生模块当比较信号为低电平时，生成导通时间信号才为高电平且该高电平的脉宽恒定，其他时间生成导通时间信号均为低电平。

所述控制逻辑与软启动模块当导通时间信号为高电平时，生成驱动信号为低电平，当导通时间信号为低电平时，生成驱动信号为高电平。

所述驱动模块当驱动信号为低电平时，使其对应驱动的开关支路中功率开关管Mp开通，功率开关管Mn关断；当驱动信号为高电平时，使其对应驱动的开关支路中功率开关管Mn开通，功率开关管Mp关断。

所述的电流均衡模块包括单输出的跨导放大器GM₁、双输出差分型的跨导放大器GM₂、电容C、或门、八个电流源I₁～I₈、五个开关S₁～S₅、四个PMOS管PM₁～PM₄、电阻R₁₁～R₁₂和R₂₁～R₂₂、三个NMOS管NM₁～NM₃、两个RS触发器R₁～R₂、两个反相器INV₁～INV₂、两个延时器Delay₁～Delay₂、双输入的三位计数器CA₁和单输入的计数器CA₂；其中：跨导放大器GM₁的正相输入端和反相输入端分别接电流采样电压VCS₁和VCS₂，跨导放大器GM₁的输出端与电容C的上极板、开关S₅的一端以及跨导放大器GM₂的反相输入端相连，电容C的下极板接地，八个电流源I₁～I₈的输入端均接电源电压，电流源I₆的输出端与跨导放大器GM₂的正相输入端、开关S₅的另一端以及NMOS管NM₁的漏极和栅极相连，NMOS管NM₁的源极接地，电流源I₁～I₄的输出端分别与开关S₁～S₄的一端相连，开关S₁～S₄的另一端与跨导放大器GM₂的正相输出端、电阻R₁₁的一端以及PMOS管PM₁的栅极相连，电阻R₁₁的另一端接地，电流源I₅的输出端与跨导放大器GM₂的反相输出端、电阻R₁₂的一端以及PMOS管PM₂的栅极相连，电阻R₁₂的另一端接地，电流源I₇的输出端与PMOS管PM₁的源极以及PMOS管PM₂的源极相连，电流源I₈的输出端与PMOS管PM₃的源极以及PMOS管PM₄的源极相连，PMOS管PM₃的栅极和PMOS管PM₄的栅极分别接电流采样电压VCS₁和VCS₂，PMOS管PM₁的漏极与PMOS管PM₃的漏极、电阻R₂₁的一端以及NMOS管NM₂的漏极相连并产生电流均衡电压VCB₁，PMOS管PM₂的漏极与PMOS管PM₄的漏极、电阻R₂₂的一端以及NMOS管NM₃的漏极相连并产生电流均衡电压VCB₂，电阻R₂₁的另一端与电阻R₂₂的另一端、NMOS管NM₂的栅极以及NMOS管NM₃的栅极相连，NMOS管NM₂的源极和NMOS管NM₃的源极接地；反相器INV₁和INV₂的输入端分别接两个控制逻辑与软启动模块生成的两路驱动信号，反相器INV₁的输出端与延时器Delay₁的输入端以及RS触发器R₁的R端，反相器INV₂的输出端与延时器Delay₂的输入端以及RS触发器R₂的R端，延时器Delay₁的输出端与RS触发器R₁的S端相连，延时器Delay₂的输出端与RS触发器R₂的S端相连，RS触发器R₁的输出端与三位计数器CA₁的第一输入端以及或门的第一输入端相连，RS触发器R₂的输出端与三位计数器CA₁的第二输入端以及或门的第二输入端相连，三位计数器CA₁的三个输出端分别为开关S₁～S₃提供开关控制信号，或门的输出端与计数器CA₂的输入端相连，计数器CA₂的输出端为开关S₄提供开关控制信号。

所述电流源I₁～I₅的输出电流大小分别为1uA、2uA、4uA、0.5uA和4uA。

所述三位计数器CA₁和计数器CA₂的输入端均为上升沿触发，其中三位计数器CA₁的第一输入端每接收一个上升沿加1，第二输入端每接收一个上升沿减1，三位计数器CA₁的计数值上下限分别为8和0；计数器CA₂的计数值累加到8后持续输出高电平，否则输出低电平。

所述的比较器模块包括一偏置电流源、十二个PMOS管P₁～P₁₂和七个NMOS管N₁～N₇；其中：PMOS管P₁～P₈的源极均接电源电压，PMOS管P₁的栅极与PMOS管P₂的栅极、PMOS管P₁的漏极、PMOS管P₃的栅极以及偏置电流源的输入端相连，偏置电流源的输出端接地，PMOS管P₂的漏极与PMOS管P₉的源极以及PMOS管P₁₀的源极相连，PMOS管P₃的漏极与PMOS管P₁₁的源极以及PMOS管P₁₂的源极相连，PMOS管P₄的栅极与PMOS管P₅的栅极、PMOS管P₄的漏极以及NMOS管N₃的漏极相连，PMOS管P₅的漏极与PMOS管P₆的栅极以及NMOS管N₄的漏极相连，PMOS管P₆的漏极与PMOS管P₇的栅极、NMOS管N₆的栅极以及NMOS管N₅的漏极相连，PMOS管P₇的漏极与PMOS管P₈的栅极、NMOS管N₇的栅极以及NMOS管N₆的漏极相连，PMOS管P₈的漏极与NMOS管N₇的漏极相连并产生比较信号，PMOS管P₁₀的栅极和PMOS管P₉的栅极分别对应为比较器模块的一对正反相输入端，PMOS管P₁₂的栅极和PMOS管P₁₁的栅极分别对应比较器模块的另一对正反相输入端，PMOS管P₉的漏极与NMOS管N₁的栅极、NMOS管N₄的栅极、PMOS管P₁₁的漏极以及NMOS管N₁的漏极相连，PMOS管P₁₀的漏极与NMOS管N₂的栅极、NMOS管N₃的栅极、NMOS管N₅的栅极、PMOS管P₁₂的漏极以及NMOS管N₂的漏极相连，NMOS管N₁～N₇的源极均接地。

所述PMOS管P₁₀的宽长比与PMOS管P₁₂的宽长比之比以及PMOS管P₉的宽长比与PMOS管P₁₁的宽长比之比均为1:N，N为大于1的实数。

本发明电源管理芯片的有益技术效果如下：

(1)本发明中的电流均衡电路，能够工作在较高的开关频率下，克服各种不对称因素如失调电压、电感、电容、电阻等的不对称，能够实现两相电路的相序交替，经测试可靠性非常高，可以保证系统的稳定性，提高系统寿命。

(2)本发明中的电源管理芯片具备软启动功能，提高了系统工作稳定性，降低了系统开关损耗。

附图说明

图1为传统采用数字控制的两相Buck电路结构示意图。

图2为本发明两相Buck电路电源管理芯片及其外围电路的结构示意图。

图3为本发明电流均衡模块的电路结构示意图。

图4为本发明比较器模块的电路结构示意图。

图5为采用本发明电流均衡电路的数字通道在DCM下的工作波形示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的技术方案进行详细说明。

如图2所示，本发明电源管理芯片用于大电流Buck电路场合，其设有电源输入脚(V_in)、输出电压脚(V_O)、接地脚(GND)、和两个开关SW脚(SW₁和SW₂)。芯片内部有基准电路模块、比较器模块、电压环模块、时钟产生模块、控制逻辑与软启动模块、恒定导通时间产生模块、纹波补偿模块、电流采样模块、电流均衡模块。驱动模块和四个片内开关管Mp₁、Mp₂和Mn₁、Mn₂。

电源输入脚(V_in)，接入芯片内各个模块，产生芯片内各个模块正常工作的电源电位。接地脚(GND)，接入芯片内各个模块，产生芯片内各个模块正常工作的参考地电位。开关SW脚(SW₁和SW₂)，分别接在功率开关管Mp₁、Mn₁之间和Mp₂、Mn₂之间，采样功率开关管间电平，同时将开关管间电平输入纹波补偿模块。输出电压脚(V_O)，也接入芯片内纹波补偿模块。纹波补偿模块产生补偿纹波(RAMP₁和RAMP₂)分别输入两个支路比较器的一个负端，同时还产生电压反馈信号(FB)输入到电压环负端。输入到电压环正端的为基准电路模块产生的基准电平(V_BG)，电压环产生稳定电压(V_CON)输入到两支路比较器模块的一个正端，分别与两个补偿纹波(RAMP₁和RAMP₂)比较。电流均衡模块接收两个支路电流采样模块采样得到的电流值(VCS₁和VCS₂)，产生电流均衡电压(VCB₁和VCB₂)，分别叠加到两个支路比较器的一对输入正负端。比较器模块输出接入恒定导通时间产生模块，同时输入恒定导通时间产生模块的还有时钟产生电路产生的时钟信号(CLK)，恒定导通时间产生模块产生固定的导通时间信号，输入到控制逻辑与软启动模块。同时分别输入到两个控制逻辑与软启动模块还有开关信号(SW₁和SW₂)，控制逻辑与软启动模块产生输出信号(D₁和D₂)，分别输入到两支路的驱动模块，产生驱动信号驱动各个支路中的两个片内开关管Mp₁、Mn₁和Mp₂、Mn₂。

作为该芯片的典型应用，如图2所示，外接电源电压经由电源输入脚(V_in)，接入芯片内各个模块，产生芯片内各个模块正常工作的电源电位。外接地电位经由接地脚(GND)，接入芯片内各个模块，产生芯片内各个模块正常工作的参考地电位。

两个开关SW脚(SW1和SW2)，分别接在功率开关管Mp1、Mn1之间和Mp2、Mn2之间，采样功率开关管间电平，同时将开关管间电平输入纹波补偿模块和控制逻辑与软启动模块。

输出电压脚(V_O)也接入芯片内纹波补偿模块，纹波补偿模块包含有纹波补偿电路，产生两个补偿纹波(RAMP₁和RAMP₂)分别接入两个比较器模块的一个负端，同时也产生电压反馈信号(FB)输入到电压环模块的负端；其中FB正比于输出电压V_O的直流分量，RAMP₁的交流分量正比于电感L1电流的交流分量，RAMP₂的交流纹波正比于电感L2电流的交流分量，RAMP₁和RAMP₂的直流分量均等于基准电压FB。

基准电路模块根据输入电压V_in为高电平时产生基准电平(V_BG)输入到电压环模块的正端，电压环模块输产生稳定电压(V_CON)输入到两个比较器模块的一个正端，分别与补偿纹波(RAMP₁和RAMP₂)比较。

电流采样模块通过电流镜像逐周期采样流经功率开关管Mp₁、Mp₂的电流峰值，产生正相关于电流峰值的电流采样电压VCS₁、VCS₂。

电流均衡模块接收两个支路电流采样模块采样得到的电流采样电压(VCS₁和VCS₂)，产生电流均衡电压(VCB₁和VCB₂)，分别叠加到两个支路比较器的一对输入正负端。如图3所示，本实施方式中电流均衡模块电路包括两个二输入比较器GM₁和GM₂，输入对管GM_S和GM_F，开关S₁～S₅，电阻R₁₁、R₁₂、R₂₁和R₂₂，电容C，八个电流源，其中五个分别为1uA、2uA、4uA、0.5uA和4uA，以及三个NMOS；其中，VCS₁和VCS₂作为两相支路的电流采样值均输出到GM₁和GM_F的输入端，GM₁的输出端与电容C和GM₂的反相输入端相连，GM₂的正向输入端连接电流源同时经NMOS接地，NMOS的栅漏端短接，开关S₅连接GM₂的两个输入端，开关S₁～S₄分别连接1uA、2uA、4uA及0.5uA的电流源，这四条支路并联，并联端点连接GM₂的正输出端和GM_S的输入端同时经电阻R₁₁接地，GM_S的另一输入端连接GM₂的负输出端和4uA的电流源同时经电阻R₁₂接地，GM_S的两个PMOS的漏端分别经一个NMOS接地，这两个NMOS的栅端相连，电阻R₂₁、R₂₂分别将GM_S两个PMOS的漏端与NMOS栅端相连，GM_S中的两个PMOS漏端与GM_F中两个PMOS的漏端分别相连，连接点分别引出电流信号VCB₁、VCB₂。

比较器模块(采用四输入比较器，differential difference amplifier)，其两对正反向输入端，一对为电流均衡电压VCB₁、VCB₂，一对为补偿纹波RAMP₁(或RAMP₂)和稳定电压V_CON，从而产生比较信号ON₁、ON₂；如图4所示，本实施方式中比较器模块使用了两组输入对管GM₁和GM₂，一组(GM₁)给补偿纹波信号RAMP₁(或RAMP₂)和稳定电压V_CON使用，另一组(GM₂)给电流均衡电压信号VCB₁和VCB₂使用，结构采用普通的两级放大器，其中GM₁/GM₂＝N/1(N>1)，相当于对管GM₂的输入信号折算到GM₁的输入端后，只有原来的N分之一。

比较器模块输出接入恒定导通时间产生模块，同时输入恒定导通时间产生模块的还有时钟产生电路产生的时钟信号(CLK)，恒定导通时间产生模块产生固定的导通时间信号，输入到控制逻辑与软启动模块。同时分别输入到两个控制逻辑与软启动模块还有开关信号(SW₁和SW₂)，

控制逻辑与软启动模块产生输出信号(D₁和D₂)，输入到驱动模块，产生驱动信号驱动每个支路中的两个片内开关管Mp1、Mn1和Mp2、Mn2，实现电能的转换与传输。比较信号ON₁或ON₂为低电平时，对应那一相的恒定导通时间产生模块生成的导通时间信号才为高电平触发且该高电平的脉宽恒定，其他时间均为低电平。

本实施方式的电流均衡模块包含有快通道和慢通道，如图3所示。在图3右侧的快通道中，两支路的电流采样值(VCS₁和VCS₂)经输入对管GM_F和电阻R₂₁、R₂₂转化成差值纹波，直接叠加到比较器的输入端。图3左侧的慢通道又分为模拟通道和数字通道。其中，模拟通道是将电流采样值(VCS₁和VCS₂)经比较器GM₁得到电流差值信息，再经电容C低通滤波，然后经过比较器GM₂和电阻R₁₁、R₁₂的比例变换，最后经输入对管GM_S跟快通道并联起来，在电阻R₂₁、R₂₂上产生差值纹波；数字通道则是调节电流阵列的电流，在电阻R₂₁、R₂₂上产生差值纹波。快通道和慢通道产生的纹波在电阻R₂₁、R₂₂上叠加，得到最终的差值纹波VCB₁和VCB₂，输出到比较器的输入端。开关S₄是为了将比较器的不对称失调电压设定在一个档位的中间值。在比较器不对称失调电压为零时，两个支路会同时开通，而在下个周期则只开通其中一路。另外，开关S₅会在均流电路开启时开通一段时间，给GM₁～C低通滤波器的输出提供初值。

对于电流均衡模块中的慢通道，其中数字通道相当于粗调，模拟通道相当于细调。如若两相系统已经实现相序交替，那么数字通道是不会起作用的，而模拟通道则会逐渐减少失调电压的影响。因为两相系统处于连续导通状态时，一般也实现了相序错开。在此以断续工作状态为例进行介绍，基本工作时序如图5所示：

(1)当输出下降，第一相开通，计数器接收到一个上升脉冲，输出Q[2:0]加1，流过R₁₁的电流增加，VCB₁减少而VCB₂增加，相当于在第一相的比较器上叠加负失调电压，在第二相上叠加正失调电压，从而使得第一相更难开通而第二相更容易开通；

(2)若输出电压再次下降，第二相会开通，计数器接收到一个下降脉冲，输出Q[2:0]减1，流过R₁₁的电流减少，VCB₁增加而VCB₂减少，相当于在第一相的比较器上叠加正失调电压，在第二相上叠加负失调电压，从而使得第一相更容易开通而第二相更难开通；

(3)当输出电压再次下降时，轮到第一相开通，再是第二相，依次循环，从而实现了相序错开。最终，数字通道的Q[2:0]在一个档位内跳变，即Q0不断从0跳到1，再从1跳到0。

其中图5中的失调电压波形是开关S₄的作用——将比较器的不对称失调电压设定在一个档位的中间值，避免比较器不对称失调电压为零时，两个支路会同时开通，而在下个周期则只开通其中一路。所以本发明提出相应的半值修改电路，见图3的左下角，如若连续检测到两个支路同时八个周期，那么计数器的进位标志会跳1，开关S₄开通，将两个比较器的不对称失调电压设置为一个档位的中间值。接下来，数字通道的失调电压调整就能实现正常的正负跳变。如若两个比较器的初始不对称失调电压已经在中间值，能够实现两个支路相序错开，那么开关S₄仍然保持关断。

上述对实施例的描述是为便于本技术领域的普通技术人员能理解和应用本发明。熟悉本领域技术的人员显然可以容易地对上述实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，对于本发明做出的改进和修改都应该在本发明的保护范围之内。