信号产生电路、电压变换装置及信号产生方法与流程

本发明涉及具备产生具有与设定的值相应的周期及接通时间的信号的产生部和根据目标的占空比来设定能够对产生部设定的周期及接通时间各自的可设定值的控制部的信号产生电路、电压变换装置及信号产生方法。

背景技术：

以往，通过利用pwm(pulsewidthmodulation：脉宽调制)信号驱动开关元件来变换电压的电压变换装置得到了广泛利用。在该pwm控制方式的电压变换装置中，例如基于电压的目标值来算出电压指令值，通过将与算出的电压指令值相应的值对pwm信号的产生部设定，来产生具有与设定的值相应的占空比的pwm信号。这样，通过根据电压的目标值来使驱动开关元件的pwm信号的占空比变化，能够得到与电压的目标值相应的输出电压。

在此，在能够对pwm信号的产生部设定的值(以下，称作可设定值)的最小单位(即最小的增量)比较大的情况下，相对于目标值的变化无法使pwm信号的占空比平滑地变化，输出电压会呈阶梯状地变化。另外，例如，在作为pwm控制的操作量而算出应该对pwm信号的产生部设定的目标的值的情况下，在可设定值的最小单位比目标的值的最小单位大时，相对于电压的目标值的变化及负载变动无法使pwm信号的占空比平滑地变化，输出电压会产生误差。

对此，在专利文献1中公开了一种pwm变换器，在针对pwm控制的每个周期运算pwm信号的接通/断开时间时，通过以舍掉以电压指令值为被除数的相除的余数的方式运算，来算出接通/断开时间，基于算出结果来输出pwm脉冲。在上述的运算中产生的余数相当于未反映于接通/断开时间而被舍弃掉的电压指令值。

在该pwm变换器中，通过将舍掉的余数与下一周期以后的运算中的电压指令值依次相加，来将在上次的运算中未反映于接通/断开时间的余数在下次的运算时反映于新的接通/断开时间，将此时的余数反映于再下一次的运算，并重复该动作。因而，能够使对于pwm信号的产生部设定的接通/断开时间的平均值接近本来应该设定的目标的接通/断开时间。即，能够使对产生部设定的值的最小单位平均小于实际的最小单位。

现有技术文献

专利文献

专利文献1：日本特开平3-98470号公报

技术实现要素：

发明所要解决的课题

然而，在专利文献1所公开的技术中，由于针对pwm控制的每个周期执行包含相除的运算来决定pwm信号的接通/断开时间，所以每个周期会产生庞大的处理负荷。因而，在处理能力低的廉价的微型计算机中，可能会无法使上述的运算处理在pwm控制的一个周期内完成。

本发明鉴于这样的情况而完成，其目的在于，提供能够使对产生部设定的值的最小单位实质上小于实际的最小单位的信号产生电路、电压变换装置及信号产生方法，该产生部产生具有与设定的值相应的周期及接通时间的信号。

用于解决课题的手段

本发明的一方案的信号产生电路具备：产生部，产生具有与设定的值相应的周期及接通时间的信号；控制部，根据目标的占空比来设定能够对所述产生部设定的周期及接通时间各自的可设定值，所述产生部对外部的电压变换电路产生pwm信号，通过对所述电压变换电路进行pwm控制来变换电压，其特征在于，所述控制部具备：第一决定部，针对所述信号的每n周期(n是2以上的自然数)，以使具有与规定的周期和所述目标的占空比之积接近的接通时间的信号产生的方式决定对所述产生部设定的接通时间的可设定值；第一算出部，算出将根据该第一决定部所决定的接通时间的可设定值而产生的信号的接通时间除以所述目标的占空比得到的周期的n周期的总和；确定部，确定使具有与该第一算出部所算出的总和接近的周期的信号产生的周期的可设定值；第二算出部，将该确定部所确定的周期的可设定值除以n来算出商及余数；和第二决定部，基于该第二算出部算出的商及余数，来决定对所述产生部设定的n周期量的周期的可设定值。

本发明的一方案的信号产生电路的特征在于，所述第二决定部将所述商确定为所述周期的可设定值的基准值，将所述余数分割成所述周期的可设定值的最小单位并与n周期量的基准值的一部分分别相加，来决定n周期量的可设定值。

本发明的一方案的信号产生电路的特征在于，具备存储部，该存储部将规定的占空比与n周期量的周期及接通时间各自的可设定值建立对应而存储，所述第一及第二决定部根据所述存储部的存储信息来决定与所述规定的占空比对应的n周期量的周期及接通时间各自的可设定值。

本发明的一方案的信号产生电路的特征在于，所述控制部从所述存储部读出所述第二决定部所决定的n周期量的周期及接通时间各自的可设定值，并对所述产生部进行设定。

本发明的一方案的电压变换装置具备：上述的信号产生电路；电压变换电路，通过与该信号产生电路所产生的信号的占空比相应的开关来变换电压；和检测部，检测该电压变换电路变换后的电压，其特征在于，所述信号产生装置所具备的控制部具有第三算出部，该第三算出部基于所述检测部检测到的电压来算出所述目标的占空比。

本发明的一方案的信号产生方法使信号产生电路产生具有与设定的值相应的周期及接通时间的信号，所述信号产生电路具备：产生部，产生所述信号；和控制部，根据目标的占空比来设定能够对所述产生部设定的周期及接通时间各自的可设定值，所述产生部对外部的电压变换电路产生pwm信号，通过对所述电压变换电路进行pwm控制来变换电压信号，其特征在于，针对所述信号的每n周期(n是2以上的自然数)，以使具有与规定的周期和所述目标的占空比之积接近的接通时间的信号产生的方式，决定对所述产生部设定的接通时间的可设定值，算出将根据决定的接通时间的可设定值而产生的信号的接通时间除以所述目标的占空比而得到的周期的n周期的总和，确定使具有与算出的总和接近的周期的信号产生的周期的可设定值，将确定的可设定值除以n来算出商及余数，基于算出的商及余数来决定对所述产生部设定的n周期量的周期的可设定值。

在本方案中，控制部根据目标的占空比来决定能够对产生部设定的周期及接通时间各自的可设定值，并对产生部进行设定。这里的可设定值是能够对产生部设定的值的最小单位的整数倍的值。具体而言，控制部针对产生部产生的信号的每n周期，决定使产生部产生具有接近与规定的周期和目标的占空比之积相当的接通时间的接通时间的信号的接通时间的可设定值，将决定出的接通时间的可设定值对产生部进行设定。与此并行，控制部将根据决定的接通时间的可设定值而产生部产生的信号的接通时间除以目标的占空比得到的周期乘以n，确定使具有与n倍的周期接近的周期的信号产生的周期的可设定值，基于将确定的可设定值除以n得到的商及余数来决定n周期量的周期的可设定值，按照上述信号的每个周期一个一个地对产生部进行设定。

由此，关于控制部决定并对产生部设定的n周期量的周期的可设定值，以使产生部产生的信号的n周期内的平均的占空比接近目标的占空比的方式决定，所以关于n周期量的周期的可设定值整体的平均的值能够比周期的可设定值的最小单位(即最小的增量)更细微地得到调整。

在本方案中，将上述的相除结果的商确定为关于n周期量的周期的可设定值整体的基准值，将上述的相除结果的余数分割成周期的可设定值的最小单位(即最小的增量)，将分割出的最小单位的值与n周期量的基准值的一部分分别相加来决定n周期量的周期的可设定值。

由此，将上述余数分割成最小单位后的值被适当地分配给n周期量的周期的可设定值，n周期量的周期的可设定值的一部分被决定为上述基准值与周期的可设定值的最小单位的值相加后的值，除了上述可设定值的一部分以外的其他的可设定值被决定为上述基准值。

在本方案中，预先决定的周期及接通时间各自的可设定值的n周期量的值与目标的占空比建立对应而存储于存储部。控制部根据目标的占空比，从存储部的存储信息中决定对产生部设定的n周期的周期及接通时间各自的可设定值。

由此，根据目标的占空比应该决定的n周期量的周期及接通时间各自的可设定值在控制部执行控制执行时容易地决定。

在本方案中，控制部针对每n周期从存储部依次读出周期及接通时间各自的可设定值，并对产生部进行设定。

由此，存储部的内容在n周期内依次对产生部进行设定。

在本方案中，电压变换电路通过与上述的信号产生电路产生的信号的占空比相应的开关来变换电压，信号产生电路的控制部基于变换后的电压来算出上述的目标的占空比。

由此，能够将对周期性地产生信号的产生部设定的值的最小单位实际上小于实际的最小单位的信号产生电路应用于电压变换装置，输出电压的精度提高。

发明效果

如上所述，关于控制部决定并对产生部设定的n周期的周期的可设定值，以使产生部产生的信号的n周期量的平均的占空比接近目标的占空比的方式决定，所以关于n周期量的周期的可设定值整体的平均的值比周期的可设定值的最小单位(即最小的增量)更细微地得到调整。

因此，能够使对产生具有与设定的值相应的周期及接通时间的信号的产生部设定的值的最小单位实质上小于实际的最小单位。

附图说明

图1是示出本发明的实施方式1的电压变换装置的结构例的框图。

图2是示出本发明的实施方式1的信号产生电路的一部分的结构例的框图。

图3是用于说明产生部的动作的时间图。

图4是用于说明通过n周期量的设定值而pwm信号的平均的占空比确定的动作的说明图。

图5是示出在本发明的实施方式1的信号产生电路中执行周期中断处理的cpu的处理顺序的流程图。

图6是示出设定值决定的副例程所涉及的cpu的处理顺序的流程图。

图7是示出设定值决定的副例程所涉及的cpu的另一处理顺序的一部分的流程图。

图8是示出根据目标的占空比而决定的n周期量的周期及接通时间各自的设定值的一览的图表。

图9是示出在本发明的实施方式1的信号产生电路中执行pwm中断处理的cpu的处理顺序的流程图。

图10是示出在本发明的实施方式2的信号产生电路中执行周期中断处理的cpu的处理顺序的流程图。

图11是示出在本发明的实施方式2的信号产生电路中执行pwm中断处理的cpu的处理顺序的流程图。

具体实施方式

以下，基于表示本发明的实施方式的附图，对本发明进行详述。

(实施方式1)

图1是示出本发明的实施方式1的电压变换装置的结构例的框图，图2是示出本发明的实施方式1的信号产生电路的一部分的结构例的框图。图中1是信号产生电路，信号产生电路1产生周期及接通时间变化的pwm信号并向电压变换电路2提供。电压变换电路2对外部的蓄电池3的电压进行变换并向外部的负载4供给。在此，电压变换电路2对蓄电池3的电压进行降压，但也可以对蓄电池3的电压进行升压或升降压。

信号产生电路1是具有cpu(centralprocessingunit：中央处理器)11的微型计算机。cpu11通过总线与存储程序等信息的rom(readonlymemory：只读存储器)12、存储暂时产生的信息的ram(randomaccessmemory：随机存取存储器)13、将模拟电压变化为数字值的a/d变换器(相当于检测部)14、处理多个中断要求的中断控制器15、及产生pwm信号的产生部16互相连接。信号产生电路1中除了产生部16以外的部分是控制部10，但也可以是产生部16包含于控制部10。

中断控制器15构成为能够受理多个中断要求，在受理了任意一个中断要求的情况下，对cpu11提供要求中断的信号(所谓的int信号)，在从cpu11接收到应答信号(所谓的inta信号)时，将与各中断要求对应的中断向量向总线送出。在由cpu11读入了向总线送出的中断向量的情况下，cpu11执行与各中断要求对应的中断处理。

电压变换电路2具备漏极与蓄电池3的正极端子连接的n沟道型的mosfet(metaloxidesemiconductorfieldeffecttransistor：金属氧化物半导体场效晶体管，以下简称为fet)21、漏极及源极分别与该fet21的源极及蓄电池3的负极端子连接的fet22、及基于从产生部16提供的pwm信号来向fet21及fet22各自的栅极提供驱动信号的驱动电路26。

在fet22的漏极与源极之间经由电感23及电阻器24的串联电路而连接有负载4。负载4与电容器25并联连接。电阻器24与电容器25的连接点的电压被提供给a/d变换器14。在电阻器24的两端连接有电流检测器27，电流检测器27的检测电压被提供给a/d变换器14。

移向图2，rom12包括设定值存储表(相当于存储部)121，该设定值存储表121存储与后述的目标的占空比建立对应而预先决定的多个设定值。不过，在本实施方式1中，不使用设定值存储表121。

ram13包括为了在不同的定时进行多个设定值的存储及读出而双重化的设定值存储区域131a及131b。存储于设定值存储区域131a(或131b)的设定值通过中断控制器15进行调解的后述的中断处理而依次向产生部16设定。

产生部16具有被设定后述的周期及接通时间各自的设定值的寄存缓冲器161及162、被周期性地加载寄存缓冲器161及162各自的内容的周期寄存器163及占空比寄存器164、及生成具有与周期寄存器163及占空比寄存器164各自的内容相应的周期及接通时间的pwm信号的pwm信号生成部165。pwm信号生成部165对周期寄存器163及占空比寄存器164分别提供用于加载寄存缓冲器161及162的内容的加载信号。

pwm信号生成部165基于未图示的内部时钟和周期寄存器163及占空比寄存器164各自的内容，生成具有内部时钟的周期的整数倍的周期及接通时间的pwm信号。pwm信号生成部165生成的pwm信号向驱动电路26提供，并且作为中断要求之一向中断控制器15提供。

在上述结构中，信号产生电路1的cpu11通过并行地执行例如电压环路控制及电流环路控制的电流模式控制方式，来控制向负载4供给的电压。在电压环路控制中，cpu11基于从目标的电压值减去利用a/d变换器14将供给到负载4的输出电压变换后的数字值而得到的偏差，来运算在后段的电流环路控制中成为目标的电流值的操作量。在该电压环路控制中，电压变换电路2输出的电压是控制量。

在电流环路控制中，cpu11基于从来自前段的电压环路控制的目标的电流值减去利用a/d变换器14将电流检测器27的检测电压变换后的数字值而得到的偏差，来运算对于产生部16的操作量。cpu11进一步根据运算出的操作量(以下，称作目标的占空比)来决定能够向产生部16设定的周期及接通时间各自的可设定值。在此所说的可设定值是指在向产生部16设定时会反映于输出的pwm信号的变化的最小单位(最小的增量)的整数倍的值。以下，为了简单起见，将为了向产生部16设定而决定的可设定值称作设定值。产生部16通过被设定所决定的周期及接通时间各自的设定值，而产生具有与设定值相应的周期及占空比的pwm信号。在该电流环路控制中，电压变换电路2输出的电流是控制量。

在此，在电压变换装置的输出电压及输出电流随着时间而比较平稳地变动的情况下，可以说，即使使上述的电压环路控制及电流环路控制的控制周期为pwm周期的n倍(n为2以上的自然数)的周期，也是足够的。于是，在本实施方式1中，针对pwm周期的每n周期，集中决定对于产生部16的n周期的周期及接通时间各自的设定值并存储于设定值存储区域131a或131b，通过以pwm周期产生的中断处理来将周期及接通时间各自的设定值向产生部16设定。

以下，为了简单起见而设为n＝4，但不限于此，n也可以是2、3或5以上。另外，n周期的设定值未必需要每个周期都向产生部16设定，也可以仅在某个周期与下个周期之间周期及接通时间各自的设定值的至少一方发生改变时进行设定。

接着，对pwm信号生成部165生成具有与周期寄存器163及占空比寄存器164各自的内容相应的周期及接通时间的pwm信号的结构进行说明。

图3是用于说明产生部16的动作的时间图。图3所示的五个时间图都以同一时间轴为横轴，在纵轴上从图的上方起示出了pwm信号的信号电平、根据pwm信号而执行的中断处理的执行状态、产生部16的寄存缓冲器161或162的内容、用于将寄存缓冲器161及162各自的内容加载到周期寄存器163及占空比寄存器164的加载信号的接通/断开状态、以及周期寄存器163或占空比寄存器164的内容。

pwm信号中，时刻t21至t22、时刻t22至t23、时刻t23至t24及时刻t24至t31分别是n周期(n＝4)中的第一周期、第二周期、第三周期及第四周期，时刻t14至t21是前一个n周期中的第四周期。pwm信号上升的定时与各周期的开始时刻一致。pwm信号的各周期中的信号电平从h向l变化时的下降作为对于中断控制器15的中断要求而被受理，从而执行一次中断处理。

具体而言，在从时刻t14、t21、t22、t23及t24分别经过了各周期中的接通时间t14、t21、t22、t23及t24时执行中断处理。在各中断处理中，从ram13所包含的设定值存储区域131a或131b读出用于下一个pwm周期的周期及接通时间各自的设定值，并向寄存缓冲器161及162设定。不过，在如后所述那样在n周期的期间决定一个接通时间的设定值的情况下，在n周期中仅向寄存缓冲器162设定一次接通时间的设定值。

周期及接通时间各自的设定值向设定值存储区域131a(或131b)的存储在正在进行从设定值存储区域131b(或131a)的读出的n周期的期间且在开始进行从设定值存储区域131a(或131b)的读出的周期之前的n周期的期间进行。例如，在从时刻t14连续的第四周期、第一周期、第二周期及第三周期中从设定值存储区域131a(或131b)读出的设定值在时刻t14之前连续的第四周期、第一周期、第二周期及第三周期的期间算出并存储于设定值存储区域131a(或131b)。在该情况下，时刻t14之前连续的第四周期、第一周期、第二周期及第三周期的期间的设定值的读出从设定值存储区域131b(或131a)进行。

存储于设定值存储区域131a(或131b)的第一周期、第二周期、第三周期及第四周期各自对应的设定值通过在存储了各设定值之后连续的第四周期、第一周期、第二周期及第三周期中的中断处理而依次读出，并向寄存缓冲器161，162设定。由此，在第四周期、第一周期、第二周期及第三周期各自的中断处理中，寄存缓冲器161、162的内容被改写成第一周期、第二周期、第三周期及第四周期的设定值。

另一方面，在pwm信号的信号电平从l向h变化时的上升处，即，在时刻t14、t21、t22、t23、t24及t31，从pwm信号生成部165对周期寄存器163及占空比寄存器164分别提供用于加载寄存缓冲器161及162的内容的加载信号。由此，在第一周期，第二周期，第三周期及第四周期各自的期间，周期寄存器163和占空比寄存器164的内容被保持为第一周期、第二周期、第三周期及第四周期对应的设定值。通过这些设定值，第一周期、第二周期、第三周期及第四周期各自的pwm信号的周期和接通时间确定。

接着，对将与目标的占空比相应的的周期及接通时间的设定值对产生部16进行设定的具体例进行说明。

图4是用于说明通过n周期对应的设定值而pwm信号的平均占空比确定的动作的说明图。图的横轴表示时间，纵轴表示pwm信号的信号电平。在图4中，针对两个连续的n周期，示出了pwm周期的第一周期、第二周期、第三周期及第四周期中的pwm信号变化成接通/断开的状况。各pwm周期中的pwm信号的前一半为接通，后一半为断开。在此也为了简单起见而设为n＝4。

在本实施方式1中，产生部16产生的pwm信号的标准的周期(以下，称作基准周期)是10μs，能够对产生部16设定的周期及接通时间各自的设定值的最小单位(即最小的增量)是1，该最小单位的1对应于pwm信号的周期及接通时间各自的1μs。换言之，产生部16产生的pwm信号的周期及接通时间能够以1μs为刻度来设定。另一方面，假设cpu11通过pid运算而算出的目标的占空比的最小单位是0.1％。

在图4所示的定时处，设想在前一个n周期中的pid运算的结果是目标的占空比为52.0％的情况。对于该目标的占空比，在例如将pwm信号的周期及接通时间各自的设定值设定为10及5(或6)时，pwm信号的占空比成为50.0％(或60.0％)。另外，在例如将pwm信号的周期及接通时间各自的设定值设定为9(或11)及5时，pwm信号的占空比成为55.6％(或45.5％)。这样，针对具有基准周期和周期的一半左右的接通时间的pwm信号，在将接通时间的设定值一次变更了1的情况下，pwm信号的占空比大概以10％为单位来变化，在将周期的设定值一次变更了1的情况下，pwm信号的占空比以大概5％为单位来变化，从目标的占空比即52.0％的偏离不能忽视。

于是，在本实施方式1中，设想pwm信号的周期是基准周期，来决定能够得到与和目标的占空比对应的目标的接通时间接近的接通时间的接通时间的设定值。在此，优先决定能够得到与目标的接通时间最接近的接通时间的接通时间的设定值。然后，将能够得到与由通过该接通时间的设定值而得到的接通时间和目标的占空比所确定的周期的n倍的周期接近的周期的周期的可设定值尽量均等地分配成n个设定值，来决定下一个n周期的周期的设定值。在此，也优选设定能够得到与上述的n倍的周期最接近的周期的周期的设定值。具体而言，在将基准周期设为10μs的情况下，与目标的占空比(52.0％)对应的目标的接通时间成为5.20μ，所以接通时间的设定值被决定为5。然后，将能够得到与通过该接通时间的设定值而得到的接通时间(5μs)除以目标的占空比(0.520)而得到的周期的4倍的周期(38.46μs)最接近的周期的周期的可设定值(38)分配成四个设定值，将周期的设定值决定为例如10、9、10、9。

由此，下一个n周期中的第一周期、第二周期、第三周期及第四周期各自的pwm信号的周期成为10μs、9μs、10μs及9μs，接通时间一律成为5μs。这表示着，第一周期、第二周期、第三周期及第四周期这些周期的相加值成为38μs，接通时间的相加值成为20μs，基于这些相加值的n周期的占空比的平均值成为52.63％，从作为目标的占空比的52.0％的偏移收敛于0.63％。

也可以将上述的周期的设定值决定为例如10、10、9、9，还可以决定为9、10、9、10。也就是说，在n周期量的周期的设定值之中，根据抑制电压变动等目的而任意地决定设定值10及9的组合即可。通过这样决定n周期量的周期的设定值，能够将对于产生部16的各周期量的周期的设定值的相加值以1为刻度来决定，能够将这些周期的设定值的n周期的平均值以1/n为刻度(在此是以0.25为刻度)来决定。

以下，使用表示决定上述的n周期的周期及接通时间各自的设定值的信号产生电路1的动作的流程图，来对该动作进行说明。以下所示的处理由cpu11按照预先存储于rom12的控制程序来执行。

图5是示出在本发明的实施方式1的信号产生电路1中执行周期中断处理的cpu11的处理顺序的流程图，图6是示出设定值决定的副例程所涉及的cpu11的处理顺序的流程图。

图5中的周期编号j、表示设定值存储区域131a及131b的哪一方是存储用(或读出用)的信息、及图6中的周期计数器l存储于ram13。周期编号j的初始值是n。在图6的处理中决定出的n周期量的周期及接通时间各自的设定值依次存储于设定值存储区域131a或131b内的连续的地址。成为图5所示的周期中断处理的契机的周期中断在n周期所包含的各周期的开始时刻产生。例如，只要使得在产生部16产生的pwm信号的上升处产生周期中断即可。

在产生周期中断而cpu11的控制移向了图5的处理的情况下，cpu11判定周期编号j是否是n(在此是4)(s10)，在是n的情况下(s10：是)，使j成为1(s11)，针对设定值存储区域131a及131b切换存储用和读出用(s12)。例如，在步骤s12的处理前设定值存储区域131b(或131a)是存储用的情况下，通过步骤s12的处理将设定值存储区域131a(或131b)切换为存储用，将设定值存储区域131b(或131a)切换为读出用。

在步骤s12中被切换为存储用的设定值存储区域131a(或131b)成为存储通过设定值决定的副例程决定的n周期的周期及接通时间各自的设定值的区域。另一方面，被切换为读出用的设定值存储区域131b(或131a)成为通过后述的pwm中断处理而被读出设定值的区域。

之后，cpu11取入利用a/d变换器14将向负载4供给的输出电压变换后的输出电压值(s13)，基于取入的电压值和电压的目标值来执行电压环路控制的运算(s14)，算出电流的目标值作为操作量。

接着，cpu11取入利用a/d变换器14将电流检测器27的检测电压变换后的输出电流值(s15)，基于取入的电流值和电流的目标值来执行电流环路控制的运算(s16)，算出目标的占空比作为操作量(相当于第三算出部)。也可以为了省略电流环路控制而设为不执行步骤s15及s16。在不执行步骤s15及s16的情况下，在步骤s14中算出的值是目标的占空比。

之后，cpu11调出设定值决定的副例程并执行(s17)之后，返回被中断了的例程。另一方面，在步骤s10中j不是n的情况下(s10：否)，cpu11使j增大1(s18)之后，返回被中断了的例程。也就是说，每产生n次周期中断，都执行一次步骤s11至s17的处理来决定n周期的周期及接通时间各自的设定值。

移向图6，在从周期中断处理调出了设定值决定的副例程的情况下，cpu11决定使产生部16产生如下的pwm信号的接通时间的设定值，该pwm信号具有最接近与产生部16产生的pwm信号的基准周期和在步骤s14中算出的目标的占空比之积对应的接通时间的接通时间(s20：相当于第一决定部)。在图4所示的例子中，目标的占空比是52.0％，所以相对于10μs的基准周期，目标的接通时间成为5.20μs，使产生部16产生具有与之最接近的实际的接通时间即5μs的接通时间的pwm信号的接通时间的设定值被决定为5。

之后，cpu11将决定的接通时间的设定值存储于设定值存储区域131a或131b(s21)。设定值存储区域131a和131b的哪一方是存储用通过图5所示的步骤s12中的切换处理而确定。

接着，cpu11将与根据所决定的接通时间的设定值产生的pwm信号的接通时间除以目标的占空比的结果对应的周期乘以n，来算出n周期量的总和(s22：相当于第一算出部)，确定产生具有与所算出的n周期量的总和最接近的周期的pwm信号的周期的可设定值(s23：相当于确定部)。在图4所示的例子中，产生的pwm信号的接通时间是5μs，目标的占空比是52.0％，所以上述的n周期的总和算出为(5/0.520)×4＝38.46，最接近的可设定值被确定为38。

接着，cpu11将所确定的可设定值除以n来算出商q及余数r(s24：相当于第二算出部)。在图4所示的例子中，将可设定值38除以4而算出商q为9，且算出余数r为2。

接着，cpu11将n周期量的周期的设定值都假设为q，并存储于设定值存储区域131a或131b(s25)。这里的q相当于周期的可设定值的基准值。设定值存储区域131a和131b的哪一方是存储用通过图5所示的步骤s12中的切换处理而确定。之后，cpu11将周期计数器l初始化为1(s26)。

接着，cpu11判定在步骤s24中算出的余数r(在执行了后述的步骤s29的情况下是作为步骤s29的算出结果的r)是否是0(s27)，在是0的情况下(s27：是)，返回调出的例程。r是0意味着将相除结果的余数r分割成周期的可设定值的最小单位并与基准值的一部分相加的处理已经结束，或者应该分割成最小单位的余数r从最初起就是0。

在r不是0的情况下(s27：否)，cpu11使第l周期的周期的设定值成为商q与周期的可设定值的最小单位的相加值(s28)，并覆盖已经存储于设定值存储区域131a或131b的周期的设定值(q)。在图4所示的例子中，周期的可设定值的最小单位是1，所以步骤s28中的处理可以置换为使存储于设定值存储区域131a或131b的周期的设定值增加1的处理。

之后，cpu11将从r减去周期的可设定值的最小单位后的值新作为r(s29)，使周期计数器l增加1(s30)而将处理移向步骤s27。通过反复进行上述的步骤s27至s30的处理(相当于第二决定部)，在步骤s24中算出的余数r不是0的情况下，余数r被分割成周期的可设定值的最小单位，并依次与一个或多个周期的设定值的基准值相加。

在上述的图6所示的设定值决定的副例程的流程图中，n个周期的设定值以按照升序排列的方式存储于设定值存储区域131a或131b，但在n的值固定的情况下，能够以最优选的存储顺序来存储周期的设定值。

图7是示出设定值决定的副例程所涉及的cpu11的另一处理顺序的一部分的流程图。图7所示的处理作为接在图6所示的步骤s25之后的处理来执行。

在通过图6所示的步骤s25而将n周期量的周期的设定值(q)存储于设定值存储区域131a或131b(s25)之后，cpu11判定在步骤s24中算出的余数r是否是0(s31)，在是0的情况下(s31：是)，返回调出的例程。

在r不是0的情况下(s31：否)，cpu11判定r是否是1(s32)，在r是1的情况下(s32：是)，将第一周期的周期的设定值覆盖成商q与周期的可设定值的最小单位的相加值(s33)，返回调出的例程。在步骤s33中，也可以在第二周期、第三周期或第四周期的周期的设定值上进行覆盖。

在r不是1的情况下(s32：否)，cpu11判定r是否是2(s34)，在r是2的情况下(s34：是)，将第一周期的周期的设定值覆盖成商q与周期的可设定值的最小单位的相加值(s35)，而且将第三周期的周期的设定值覆盖成商q与周期的可设定值的最小单位的相加值(s36)，返回调出的例程。在步骤s35及s36中，例如也可以在第二周期及第四周期的周期的设定值上进行覆盖，还可以在第一周期及第四周期的周期的设定值上进行覆盖。

在r不是2的情况下(s34：否)，即，在r是3的情况下，cpu11将第一周期的周期的设定值覆盖成商q与周期的可设定值的最小单位的相加值(s37)，将第二周期的周期的设定值覆盖成商q与周期的可设定值的最小单位的相加值(s38)，而且将第三周期的周期的设定值覆盖成商q与周期的可设定值的最小单位的相加值(s39)，返回调出的例程。在步骤s37至s39中，也可以适当选择不进行覆盖的周期的设定值。

接着，举几个例子来说明如上述那样决定出的n周期量的周期及接通时间的设定值的具体例。

图8是示出根据目标的占空比决定出的n周期量的周期及接通时间各自的设定值的一览的图表。目标的占空比(％)由小数点后一位或两位的数值来表示。此外，关于图8中的同一行所示的n周期量的周期的设定值，可以任意地决定设定值彼此的组合。

在例如目标的占空比处于34.79％至34.99％的范围内的情况下，n周期量的周期的设定值被决定为9、8、9、8，接通时间的设定值被决定为3。在该情况下，n周期内的占空比的平均值成为35.29％。在目标的占空比处于35.00％至35.16％的范围内的情况下，n周期量的周期的设定值被决定为12、11、12、11，接通时间的设定值被决定为4。在该情况下，n周期内的占空比的平均值成为34.78％。

在目标的占空比处于43.84％至44.49％的范围内的情况下，n周期量的周期的设定值被决定为9、9、9、9，接通时间的设定值被决定为4。在该情况下，n周期内的占空比的平均值成为44.44％。在目标的占空比处于45.00％至45.97％的范围内的情况下，n周期量的周期的设定值被决定为11、11、11、11，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为45.45％。在目标的占空比处于45.98％至47.05％的范围内的情况下，n周期量的周期的设定值被决定为11、11、11、10，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为46.51％。

在目标的占空比处于47.06％至48.19％的范围内的情况下，n周期量的周期的设定值被决定为11、10、11、10，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为47.62％。在目标的占空比处于48.20％至49.38％的范围内的情况下，n周期量的周期的设定值被决定为11、10、10、10，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为48.78％。在目标的占空比处于49.39％至50.63％的范围内的情况下，n周期量的周期的设定值被决定为10、10、10、10，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为50.00％。

在目标的占空比处于50.64％至51.94％的范围内的情况下，n周期量的周期的设定值被决定为10、10、10、9，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为51.28％。在目标的占空比处于51.95％至53.33％的范围内的情况下，n周期量的周期的设定值被决定为10、9、10、9，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为52.63％。在目标的占空比处于53.34％至54.79％的范围内的情况下，n周期量的周期的设定值被决定为10、9、9、9，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为54.05％。

在目标的占空比处于54.80％至54.99％的范围内的情况下，n周期量的周期的设定值被决定为9、9、9、9，接通时间的设定值被决定为5。在该情况下，n周期内的占空比的平均值成为55.56％。在目标的占空比处于55.00％至55.17％的范围内的情况下，n周期量的周期的设定值被决定为11、11、11、11，接通时间的设定值被决定为6。在该情况下，n周期内的占空比的平均值成为54.55％。

接着，对存储于设定值存储区域131a或131b的n周期的周期及接通时间各自的设定值的读出进行说明。

图9是示出在本发明的实施方式1的信号产生电路1中执行pwm中断处理的cpu11的处理顺序的流程图。图9中的周期编号j是通过图5所示的周期中断处理而更新的编号，存储于ram13。成为图9所示的pwm中断处理的契机的pwm中断在图1所示的产生部16产生的pwm信号的下降处产生。

在产生pwm中断而cpu11的控制移向了图9的处理的情况下，cpu11确定设定值存储区域131a及131b中的读出用的设定值存储区域(s40)。然后，cpu11判定周期编号j是否是1(s41)，在是1的情况下(s41：是)，算出所确定的设定值存储区域131a(或131b)中的接通时间的设定值的读出地址(s42)。这里的读出地址与图6所示的设定值决定的副例程的步骤s21中的接通时间的设定值的存储地址对应。

接着，cpu11从所确定的设定值存储区域131a(或131b)读出接通时间的设定值(s43)，将读出的设定值向产生部16的寄存缓冲器162设定(s44)。在结束了步骤s44的处理的情况下，或者在周期编号j不是1的情况下(s41：否)，cpu11根据周期编号j算出所确定的设定值存储区域131a(或131b)中的周期的设定值的读出地址(s45)。这里的读出地址与图6所示的设定值决定的副例程的步骤s25及s28中的周期的设定值的存储地址对应。

接着，cpu11从所确定的设定值存储区域131a(或131b)读出一个第j周期的周期的设定值(s46)，将读出的设定值向产生部16的寄存缓冲器161设定(s47)，返回中断的例程。

如以上那样，根据本实施方式1，作为控制部10的中枢来发挥功能的cpu11根据使产生部16产生的pwm信号的目标的占空比，来决定并设定能够向产生部16设定的周期及接通时间各自的设定值。具体而言，cpu11针对产生部16产生的pwm信号的每n(＝4)周期，决定使产生部16产生具有与相当于基准周期与目标的占空比之积的接通时间最接近的接通时间的pwm信号的接通时间的设定值，将所决定的接通时间的设定值对产生部16设定。与此并行，cpu11根据所决定的接通时间的设定值，将产生部16产生的pwm信号的接通时间除以目标的占空比得到的周期乘以n，确定产生具有与n倍的周期最接近的周期的pwm信号的周期的可设定值，基于将确定的可设定值除以n得到的商q及余数r来决定n周期的周期的设定值，按照pwm信号的周期一个一个地对产生部16进行设定。

由此，关于cpu11决定并对产生部16设定的n周期量的周期的设定值，以使产生部16产生的pwm信号的n周期内的平均的占空比接近目标的占空比的方式决定，所以关于n周期量的周期的设定值整体的平均值能够比周期的设定值的最小单位(即最小的增量)更细微地得到调整。

因此，能够使对产生具有与设定的值相应的周期及接通时间的信号的产生部16设定的值的最小单位实质上小于实际的最小单位。

另外，根据实施方式1，将上述的相除结果的商q决定为n周期量的周期的设定值整体的基准值，将上述的相除结果的余数r分割成周期的可设定值的最小单位(即最小的增量)，将分割出的最小单位的值与n周期的基准值的一部分分别相加来决定n周期量的周期的设定值。

因此，通过将上述余数r分割成最小单位后的值(＝1)适当地向n周期量的周期的设定值分配，能够将n周期量的周期的设定值的一部分决定为上述基准值加上周期的可设定值的最小单位的值后的值，将除了上述设定值的一部分以外的其他的周期的设定值决定为上述基准值。

(实施方式2)

实施方式1是决定出的n周期量的周期及接通时间各自的设定值暂时存储于ram13所包含的设定值存储区域131a或131b之后以pwm周期依次读出的方式，与此相对，实施方式2是根据在rom12所包含的设定值存储表121中预先存储的内容来决定n周期量的周期及接通时间各自的设定值并以pwm周期依次读出的方式。

实施方式2中的电压变换装置及信号产生电路1各自的结构与实施方式1中的图1及2所示的结构是同样的。但是，在本实施方式2中，不使用ram13所包含的设定值存储区域131a及131b。在rom12所包含的设定值存储表121中，预先存储有多组与实施方式1中的图8所示的目标的占空比的各范围分别建立了对应的n周期量的周期及接通时间各自的设定值。设定值存储表121也可以包含于控制部10的外部的其他存储器。从在设定值存储表121中存储有多组的n周期量的周期及接通时间各自的设定值之中，通过每n周期的中断处理来决定一组的n周期量的周期及接通时间各自的设定值。

表示实施方式2中的产生部16的动作的时间图与实施方式1中的图3所示的时间图是同样的。在实施方式2的信号产生电路1中通过n周期量的周期及接通时间各自的设定值而pwm信号的平均的占空比确定的动作能够通过实施方式1中的图4所示的说明图同样地进行说明。

除此之外，对与实施方式1对应的部位标注同样的标号而省略其说明。

根据存储于设定值存储表121的内容决定的n周期量的周期及接通时间各自的设定值通过决定了各设定值之后连续的第四周期、第一周期、第二周期及第三周期中的中断处理而依次读出，并向寄存缓冲器161、162设定。

以下，使用表示决定n周期量的周期及接通时间各自的设定值的信号产生电路1的动作的流程图，来对该动作进行说明。

图10是示出在本发明的实施方式2的信号产生电路1中执行周期中断处理的cpu11的处理顺序的流程图，图11是示出在本发明的实施方式2的信号产生电路1中执行pwm中断处理的cpu11的处理顺序的流程图。关于这些中断处理产生的契机，与实施方式1的情况是同样的。

此外，图10所示的步骤s50至s58的处理中除了步骤s52及s57以外的处理与实施方式1中的图5所示的步骤s10至s18的处理是同样的，所以省略说明的一部分。另外，图11所示的步骤s60至s67的处理与实施方式1中的图9所示的步骤s40至s47的处理是类似的，所以简化说明的一部分。

在产生周期中断而cpu11的控制移向了图10的处理的情况下，cpu11判定周期编号j是否是n(在此为4)(s50)，在是n的情况下(s50：是)，将j设为1(s51)，将设定值存储表121中的读出对象的行固定为通过上次的周期中断处理而决定的行(参照后述的步骤s57)(s52)。之后，cpu11执行基于输出电压的电压环路控制及基于输出电流的电流环路控制所涉及的运算来算出(s53～s56)目标的占空比(相当于第三算出部)。

接着，cpu11将设定值存储表121的内容即存储于表的目标的占空比的各范围与通过上述的运算而算出目标的占空比进行对照，在决定了读出对象的行(s57：相当于第一及第二决定部)之后，返回调出的例程。这里的对照的结果是，与包含目标的占空比的范围对应地存储于设定值存储表121的n周期量的周期及接通时间各自的设定值成为决定的设定值。

接着，在产生pwm中断而cpu11的控制移向了图11的处理的情况下，cpu11确定设定值存储表121中的读出对象的行(s60)。之后，cpu11判定周期编号j是否是1(s61)，在是1的情况下(s61：是)，算出所确定的设定值存储表121中的接通时间的设定值的读出地址(s62)，从关于设定值存储表121算出的地址读出接通时间的设定值(s63)，将读出的设定值向寄存缓冲器161设定(s64)。

在结束了步骤s64的处理的情况下，或者在周期编号j不是1的情况下(s61：否)，cpu11根据周期编号j来算出所确定的行中的周期的设定值的读出地址(s65)，从算出的地址读出第j周期的周期的设定值(s66)，将读出的设定值向寄存缓冲器162设定(s67)，返回被中断了的例程。

如以上那样，根据本实施方式2，预先决定的周期及接通时间各自的设定值的n周期量的值与目标的占空比建立对应而存储于设定值存储表121。cpu11根据目标的占空比，从设定值存储表121的存储信息决定对产生部16设定的n周期量的周期及接通时间各自的设定值。

因此，能够在cpu11执行控制时容易地决定应根据目标的占空比而决定的n周期量的周期及接通时间各自的设定值。

另外，根据实施方式2，cpu11按照pwm控制的每n周期从设定值存储表121依次读出周期及接通时间各自的设定值并对产生部16设定。

因此，能够将设定值存储表121的内容在n周期内依次对产生部16设定。

另外，根据实施方式1或2，电压变换电路2通过与上述的信号产生电路1产生的pwm信号的占空比相应的开关来变换电压，信号产生电路1的cpu11通过基于变换后的电压的pwm控制来算出上述的目标的占空比。

因此，能够将能够使对周期性地产生pwm信号的产生部16设定的值的最小单位实质上小于实际的最小单位的信号产生电路1应用于电压变换装置，能够提高输出电压的精度。

应该认为，本次公开的实施方式在所有方面都是例示，而非限制性的内容。本发明的范围不是由上述内容来表示，而是由权利要求书来表示，意在包含与权利要求书等同的含义及范围内的所有变更。另外，在各实施方式中记载的技术特征能够彼此组合。

标号说明

1信号产生电路

10控制部

11cpu(第一决定部、第一算出部、确定部、第二算出部、第二决定部、第三算出部)

12rom

121设定值存储表(存储部)

13ram

131a、131b设定值存储区域

14a/d变换器(检测部)

16产生部

161、162寄存缓冲器

165pwm信号生成部

2电压变换电路

27电流检测器

3蓄电池

4负载