一种模块组合多电平变换器控制方法与流程

本发明属于电力电子变换领域，涉及直流功率输入到交流功率输出的逆变器控制技术，尤其涉及一种模块组合多电平变换器控制方法。

背景技术：

模块组合多电平变换器采用功率单元级联结构，易实现模块化冗余结构设计，不仅有效提高了变换器的应用电压和功率等级，同时避免了功率开关器件直接串联结构的不足。在中高压场合，尤其是在轻型高压直流输电(VSC-HVDC)系统的应用受到广泛关注。然而由于系统运行过程中开关导通和关断的变化，导致系统出现高频共模电压，引发电磁干扰和漏电流，因此亟需一种控制方法消除模块组合多电平变换器共模电压以减小系统电磁干扰和漏电流。

技术实现要素：

为了解决现有技术中存在的问题，本发明的目的是提供一种模块组合多电平变换器漏电流抑制的单载波调制策略，该调制策略简单易行，且能保证系统共模电压恒定，从而使漏电流得到有效抑制。

本发明的技术要点：首先将调制波分别和三角载波V_C通过第一—第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P，然后将初始逻辑信号X、Y、Z和脉冲分频信号P送到比较器后的开关信号生成逻辑电路得到模块组合多电平变换器开关信号S_1a、S_2a、S_3a、S_4a、S_5a、S_6a、S_7a、S_8a、S_9a、S_10a、S_11a、S_12a。

为了实现上述发明目的，本发明是通过以下技术方案实现的：

一种模块组合多电平变换器控制方法，其内容包括如下步骤：

(1)对于模块组合多电平变换器漏电流抑制的载波调制策略是通过单载波调制方式实现，由调制波V_a^*、V_b^*、V_c^*分别和由V_a^*、V_b^*、V_c^*构成的零序分量相加得到信号V_a、V_b、V_c，V_a、V_b、V_c分别和三角载波通过第一比较器101、第二比较器102和第三比较器103得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；

(2)初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S_1a、S_2a、S_3a、S_4a、S_5a、S_6a、S_7a、S_8a、S_9a、S_10a、S_11a、S_12a，具体过程为：

初始逻辑信号X和初始逻辑信号Y通过第一异或门201得到逻辑信号a1；初始逻辑信号Y和初始逻辑信号Z通过第二异或门202得到逻辑信号b1；初始逻辑信号Z和初始逻辑信号a通过第三异或门203得到逻辑信号c1；

初始逻辑信号X和逻辑信号a1通过第一与门301得到逻辑信号a2；初始逻辑信号Y和逻辑信号a1通过第二与门302得到逻辑信号a3；初始逻辑信号Y和逻辑信号b1通过第三与门303得到逻辑信号b2；初始逻辑信号Z和逻辑信号b1通过第四与门304得到逻辑信号b3；初始逻辑信号Z和逻辑信号c1通过第五与门305得到逻辑信号c2；初始逻辑信号X和逻辑信号c1通过第六与门306得到逻辑信号c3；

逻辑信号a2和逻辑信号a3通过第四异或门401得到逻辑信号a4；逻辑信号b2和逻辑信号b3通过第五异或门402得到逻辑信号b4；逻辑信号c2和逻辑信号c3通过第六异或门403得到逻辑信号c4；

逻辑信号a4和脉冲分频信号P通过第一或门501得到逻辑信号a5；逻辑信号b4和脉冲分频信号P通过第二或门502得到逻辑信号b5；逻辑信号c4和脉冲分频信号P通过第三或门503得到逻辑信号c5；

逻辑信号a2通过第一非门601得到逻辑信号a6；逻辑信号a3通过第二非门602得到逻辑信号a7；逻辑信号b2通过第三非门603得到逻辑信号b6；逻辑信号b3通过第四非门604得到逻辑信号b7；逻辑信号c2通过第五非门605得到逻辑信号c6；逻辑信号c3通过第六非门606得到逻辑信号c7；

逻辑信号a2、a5、a6通过第一switch模块701得到开关信号S_3a，开关信号S_3a用来驱动三电平模块组合多电平变换器中的开关S_3a；开关信号S_3a通过第七非门801得到开关信号S_1a，开关信号S_1a用来驱动三电平模块组合多电平变换器中的开关S_1a；其中，在第一switch模块701中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a2，a5如果为0则输出第三个输入a6；

逻辑信号a3、a5、a7通过第二switch模块702得到开关信号S_2a，开关信号S_2a用来驱动三电平模块组合多电平变换器中的开关S_2a；开关信号S_2a通过第八非门802得到开关信号S_4a，开关信号S_4a用来驱动三电平模块组合多电平变换器中的开关S_4a；其中，在第二switch模块702中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a3，a5如果为0则输出第三个输入a7；

逻辑信号b2、b5、b6通过第三switch模块703得到开关信号S_7a，开关信号S_7a用来驱动三电平模块组合多电平变换器中的开关S_7a；开关信号S_7a通过第九非门803得到开关信号S_5a，开关信号S_5a用来驱动三电平模块组合多电平变换器中的开关S_5a；其中，在第三switch模块703中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b2，b5如果为0则输出第三个输入b6；

逻辑信号b3、b5、b7通过第四switch模块704得到开关信号S_6a，开关信号S_6a用来驱动三电平模块组合多电平变换器中的开关S_6a；开关信号S_6a通过第十非门804得到开关信号S_8a，开关信号S_8a用来驱动三电平模块组合多电平变换器中的开关S_8a；其中，在第四switch模块704中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b3，b5如果为0则输出第三个输入b7；

逻辑信号c2、c5、c6通过第五switch模块705得到开关信号S_11a，开关信号S_11a用来驱动三电平模块组合多电平变换器中的开关S_11a；开关信号S_11a通过第十一非门805得到开关信号S_9a，开关信号S_9a用来驱动三电平模块组合多电平变换器中的开关S_9a；其中，在第五switch模块705中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c2，c5如果为0则输出第三个输入c6；

逻辑信号c3、c5、c7通过第六switch模块706得到开关信号S_10a，开关信号S_10a用来驱动三电平模块组合多电平变换器中的开关S_10a；开关信号S_10a通过第十二非门806得到开关信号S_12a，开关信号S_12a用来驱动三电平模块组合多电平变换器中的开关S_12a；其中，在第六switch模块706中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c3，c5如果为0则输出第三个输入c7。

所述的开关信号调制方式属于载波调制方式，所用载波为单载波，无需判断参考矢量所在扇区，也无需计算矢量作用时间等复杂运算。

由于采用上述技术方案，与现有技术相比，本发明的有益效果在于系统开关信号生成无需复杂的空间矢量调制，开关信号生成电路仅需要基本的逻辑电路，可采用模拟元件实现，实现过程简单易行，同时能够使系统共模电压恒定，从而实现系统漏电流的有效抑制。

附图说明

图1为三电平模块组合多电平变换器原理图；

图2为本发明控制方法原理示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步详细具体的说明。

图1所示为三电平模块组合多电平变换器原理图，本发明的一种模块组合多电平变换器控制方法：本发明提出的开关信号载波控制方法原理示意图如图2所示，该方法内容包括如下步骤：

(1)对于模块组合多电平变换器漏电流抑制的载波调制策略是通过单载波调制方式实现，由调制波分别和由构成的零序分量相加得到信号V_a、V_b、V_c，V_a、V_b、V_c分别和三角载波通过第一比较器101、第二比较器102和第三比较器103得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；

(2)初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S_1a、S_2a、S_3a、S_4a、S_5a、S_6a、S_7a、S_8a、S_9a、S_10a、S_11a、S_12a，具体过程为：

初始逻辑信号X和初始逻辑信号Y通过第一异或门201得到逻辑信号a1；初始逻辑信号Y和初始逻辑信号Z通过第二异或门202得到逻辑信号b1；初始逻辑信号Z和初始逻辑信号a通过第三异或门203得到逻辑信号c1；

初始逻辑信号X和逻辑信号a1通过第一与门301得到逻辑信号a2；初始逻辑信号Y和逻辑信号a1通过第二与门302得到逻辑信号a3；初始逻辑信号Y和逻辑信号b1通过第三与门303得到逻辑信号b2；初始逻辑信号Z和逻辑信号b1通过第四与门304得到逻辑信号b3；初始逻辑信号Z和逻辑信号c1通过第五与门305得到逻辑信号c2；初始逻辑信号X和逻辑信号c1通过第六与门306得到逻辑信号c3；

逻辑信号a2和逻辑信号a3通过第四异或门401得到逻辑信号a4；逻辑信号b2和逻辑信号b3通过第五异或门402得到逻辑信号b4；逻辑信号c2和逻辑信号c3通过第六异或门403得到逻辑信号c4；

逻辑信号a4和脉冲分频信号P通过第一或门501得到逻辑信号a5；逻辑信号b4和脉冲分频信号P通过第二或门502得到逻辑信号b5；逻辑信号c4和脉冲分频信号P通过第三或门503得到逻辑信号c5；

逻辑信号a2通过第一非门601得到逻辑信号a6；逻辑信号a3通过第二非门602得到逻辑信号a7；逻辑信号b2通过第三非门603得到逻辑信号b6；逻辑信号b3通过第四非门604得到逻辑信号b7；逻辑信号c2通过第五非门605得到逻辑信号c6；逻辑信号c3通过第六非门606得到逻辑信号c7；

逻辑信号a2、a5、a6通过第一switch模块701得到开关信号S_3a，开关信号S_3a用来驱动三电平模块组合多电平变换器中的开关S_3a，如图1所示；开关信号S_3a通过第七非门801得到开关信号S_1a，开关信号S_1a用来驱动三电平模块组合多电平变换器中的开关S_1a，如图1所示；其中，在第一switch模块701中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a2，a5如果为0则输出第三个输入a6；

逻辑信号a3、a5、a7通过第二switch模块702得到开关信号S_2a，开关信号S_2a用来驱动三电平模块组合多电平变换器中的开关S_2a，如图1所示；开关信号S_2a通过第八非门802得到开关信号S_4a，开关信号S_4a用来驱动三电平模块组合多电平变换器中的开关S_4a，如图1所示；其中，在第二switch模块702中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a3，a5如果为0则输出第三个输入a7；

逻辑信号b2、b5、b6通过第三switch模块703得到开关信号S_7a，开关信号S_7a用来驱动三电平模块组合多电平变换器中的开关S_7a，如图1所示；开关信号S_7a通过第九非门803得到开关信号S_5a，开关信号S_5a用来驱动三电平模块组合多电平变换器中的开关S_5a，如图1所示；其中，在第三switch模块703中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b2，b5如果为0则输出第三个输入b6；

逻辑信号b3、b5、b7通过第四switch模块704得到开关信号S_6a，开关信号S_6a用来驱动三电平模块组合多电平变换器中的开关S_6a，如图1所示；开关信号S_6a通过第十非门804得到开关信号S_8a，开关信号S_8a用来驱动三电平模块组合多电平变换器中的开关S_8a，如图1所示；其中，在第四switch模块704中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b3，b5如果为0则输出第三个输入b7；

逻辑信号c2、c5、c6通过第五switch模块705得到开关信号S_11a，开关信号S_11a用来驱动三电平模块组合多电平变换器中的开关S_11a，如图1所示；开关信号S_11a通过第十一非门805得到开关信号S_9a，开关信号S_9a用来驱动三电平模块组合多电平变换器中的开关S_9a，如图1所示；其中，在第五switch模块705中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c2，c5如果为0则输出第三个输入c6；

逻辑信号c3、c5、c7通过第六switch模块706得到开关信号S_10a，开关信号S_10a用来驱动三电平模块组合多电平变换器中的开关S_10a，如图1所示；开关信号S_10a通过第十二非门806得到开关信号S_12a，开关信号S_12a用来驱动三电平模块组合多电平变换器中的开关S_12a，如图1所示；其中，在第六switch模块706中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c3，c5如果为0则输出第三个输入c7。