1.一种静电放电保护电路，其特征在于，所述静电放电保护电路包括：
一内部电路；
一接垫；
一第一高压晶体管，所述第一高压晶体管的第一端耦接所述接垫，所述第一高压晶体管的第二端耦接所述内部电路，且所述第一高压晶体管包括一控制端；
一静电保护组件，所述静电保护组件的一端耦接所述第一高压晶体管的所述第一端，所述静电保护组件的另一端接地；以及
一控制电路，耦接在所述第一高压晶体管的所述控制端与一接地端之间，所述控制电路经配置以在所述接垫接收到一静电电压时，控制所述第一高压晶体管关断。
2.根据权利要求1所述的静电放电保护电路，其特征在于，所述第一高压晶体管为一耗尽型n型金属氧化物半导体场效应(mos)晶体管，所述第一高压晶体管的漏极耦接所述接垫，所述第一高压晶体管的源极耦接所述内部电路，
其中所述控制电路还包括：
一第一电阻，所述第一电阻的一第一端连接于所述接垫和所述第一高压晶体管的漏极；以及
一第二高压晶体管，所述第二高压晶体管的漏极连接于所述电阻的一第二端及所述第一高压晶体管的所述控制端，所述第二高压晶体管的源极与栅极接地。
3.根据权利要求2所述的静电放电保护电路，其特征在于，所述第一高压晶体管的崩溃电压在12v至100v的范围内。
4.根据权利要求2所述的静电放电保护电路，其特征在于，所述第二高压晶体管为一n型横向扩散金属氧化物半导体(ldmos)晶体管。
5.根据权利要求4所述的静电放电保护电路，其特征在于，所述第二高压晶体管的崩溃电压大于40v。
6.根据权利要求2所述的静电放电保护电路，其特征在于，所述第一电阻的电阻值为约100kω。
7.根据权利要求1所述的静电放电保护电路，其特征在于，所述静电保护组件包括一esd静电二极管，所述esd静电二极管的正极接地，所述二极管的负极耦接所述接垫。
8.根据权利要求1所述的静电放电保护电路，其特征在于，所述第一高压晶体管为一p型金属氧化物半导体场效应晶体管(mosfet)，所述第一高压晶体管的源极耦接所述接垫，所述第一高压晶体管的漏极耦接所述内部电路，
其中所述控制电路还包括：
一电容，所述电容的一端耦接所述接垫，所述电容的另一端耦接所述第一高压晶体管的栅极；
一齐纳二极管，所述齐纳二极管的正极耦接所述第一高压晶体管的栅极，所述齐纳二极管的负极耦接所述接垫；及
一第二电阻，所述第二电阻的一端耦接所述电容、所述齐纳二极管及所述第一高压晶体管的所述控制端，所述第二电阻的另一端接地。
9.根据权利要求8所述的静电放电保护电路，其特征在于，所述第一高压晶体管的崩溃电压为在12v至100v的范围内。
10.根据权利要求8所述的静电放电保护电路，其特征在于，所述齐纳二极管的逆向崩溃电压为5v。