一种正压电荷泵电路的制作方法

本发明涉及集成电路技术领域，更具体地，涉及一种正压电荷泵电路。

背景技术：

电荷泵电路常用于产生高于电源电压或低于接地电压的直流电压。高电压用于执行非易失性存储器的编程和擦除操作，低电压用于驱动开关电容电路的模拟模块，而目前最受欢迎的电荷泵则为电荷泵。

随着soc片上系统的快速发展，对系统的要求越来越严格，系统功耗越来越低，系统电源电压也越来越低，而存储器在执行编程和擦除操作时所需的端口高电压并未发生改变，因此有效的提高电荷泵的输出电压至关重要。传统的电荷泵采用nmos技术，当辅助晶体管和传输晶体管均采用nmos晶体管时，电压上升时间慢，电压升高效率较低。

技术实现要素：

本发明的目的在于提供一种阈值电压损失小、输出电压高、电压上升时间快，适用于soc片上系统的正压电荷泵电路。

为解决上述技术问题，本发明的技术方案如下：

一种正压电荷泵电路，包括电源电压、第一电压传输电路和时钟驱动，其中：

第一电压传输电路的输入端与电源电压电连接，输出端输出升压后的输出电压，所述第一电压传输电路包括若干级升压子电路和第一输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第一输出子电路的输入端电连接，第一输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的pmos晶体管以及作为传输晶体管的nmos晶体管；

所述时钟驱动包括具有不同相位的若干时钟信号，分别与第一电压传输电路的升压子电路和输出子电路电连接，用于转换电路的时钟信号状态，同时改变电路电压。

优选地，还包括第二电压传输电路，所述第二电压传输电路与第一电压传输电路并联，所述第二电压传输电路包括若干级升压子电路和第二输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第二输出子电路的输入端电连接，第二输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的pmos晶体管以及作为传输晶体管的nmos晶体管，所述时钟驱动还分别与第二电压传输电路的升压子电路和第二输出子电路电连接。采用双支路电荷泵电路并联进行输出，可以减小电压输出周期，从而减小输出电压纹波。

优选地，第一电压传输电路包括四级升压子电路，第二电压传输电路包括四级升压子电路，所述时钟驱动包括具有不同相位的四个时钟信号clk1、clk2、clk3和clk4，可以将电源电压进行更好的抬升，进一步提高电路的输出效率。

优选地，所述第一电压传输电路包括作为辅助晶体管的第一pmos晶体管、第二pmos晶体管、第三pmos晶体管和第四pmos晶体管，作为传输晶体管的第一nmos晶体管、第二nmos晶体管、第三nmos晶体管和第四nmos晶体管，作为输出级的第五pmos晶体管、第五nmos晶体管，作为辅助电容的第一电容、第二电容、第三电容、第四电容、第五电容，作为泵浦电容的第六电容、第七电容、第八电容、第九电容，其中：

第一pmos晶体管的漏极和第一nmos晶体管的源极均与电源电压电连接，第一pmos晶体管的源极和第一nmos晶体管的栅极与第一电容的一端电连接并在连接处形成节点e，第二pmos晶体管的漏极、第二nmos晶体管的源极、第一pmos晶体管的栅极和第一nmos晶体管的漏极与第六电容一端电连接并在连接处形成节点a，第三pmos晶体管的漏极、第三nmos晶体管的源极、第二pmos晶体管的栅极和第二nmos晶体管的漏极与第七电容一端电连接并在连接处形成节点b；第四pmos晶体管的漏极、第四nmos晶体管的源极、第三pmos晶体管的栅极和第三nmos晶体管的漏极与第八电容一端电连接并在连接处形成节点c；第五pmos晶体管的漏极、第五nmos晶体管的源极、第四pmos晶体管的栅极和第四nmos晶体管的漏极与第九电容一端电连接并在连接处形成节点d；第五pmos晶体管的栅极、第五nmos晶体管的漏极、第十负载电容一端、第十pmos晶体管的栅极和第十nmos晶体管的漏极与电路输出端电连接；

第二pmos晶体管的源极和第二nmos晶体管的栅极与第二电容一端电连接并在连接处形成节点f；第三pmos晶体管的源极和第三nmos晶体管的栅极与第三电容一端电连接并在连接处形成节点g；第四pmos晶体管的源极和第四nmos晶体管的栅极与第四电容一端电连接并在连接处形成节点h；第五pmos晶体管的源极和第五nmos晶体管的栅极与第五电容一端电连接并在连接处形成节点i；

第一pmos晶体管、第一nmos晶体管、第一电容、第六电容组成第一电压传输电路的第一级升压子电路，第二pmos晶体管、第二nmos晶体管、第二电容、第七电容组成第一电压传输电路的第二级升压子电路，第三pmos晶体管、第三nmos晶体管、第三电容、第八电容组成第一电压传输电路的第三级升压子电路，第四pmos晶体管、第四nmos晶体管、第四电容、第九电容组成第一电压传输电路的第四级升压子电路，第五pmos晶体管、第五nmos晶体管、第五电容、第十电容组成第一电压传输电路的第一输出子电路。

优选地，所述第二电压传输电路包括作为辅助晶体管的第六pmos晶体管、第七pmos晶体管、第八pmos晶体管和第九pmos晶体管，作为传输晶体管的第六nmos晶体管、第七nmos晶体管、第八nmos晶体管和第九nmos晶体管，作为输出级的第十pmos晶体管、第十nmos晶体管，作为辅助电容的第十五电容、第十六电容、第十七电容、第十八电容和第十九电容，作为泵浦电容的第十一电容、第十二电容、第十三电容和第十四电容，其中：

第七pmos晶体管的漏极、第七nmos晶体管的源极、第六pmos晶体管的栅极和第六nmos晶体管的漏极与第十一电容一端电连接并在连接处形成节点a1；第八pmos晶体管的漏极、第八nmos晶体管的源极、第七pmos晶体管的栅极和第七nmos晶体管的漏极与第十二电容一端电连接并在连接处形成节点b1；第九pmos晶体管的漏极、第九nmos晶体管的源极、第八pmos晶体管的栅极和第八nmos晶体管的漏极与第十三电容一端电连接并在连接处形成节点c1；第十pmos晶体管的漏极、第十nmos晶体管的源极、第九pmos晶体管的栅极和第九nmos晶体管的漏极与第十四电容一端电连接并在连接处形成节点d1；第五pmos晶体管的栅极、第五nmos晶体管的漏极、第十电容一端、第十pmos晶体管的栅极和第十nmos晶体管的漏极与电路输出端电连接；

第六pmos晶体管的源极和第六nmos晶体管的栅极与第十五电容一端电连接并在连接处形成节点e1；第七pmos晶体管的源极和第七nmos晶体管的栅极与第二电容一端电连接并在连接处形成节点f1；第八pmos晶体管的源极和第八nmos晶体管的栅极与第三电容一端电连接并在连接处形成节点g1；第九pmos晶体管的源极和第九nmos晶体管的栅极与第十八电容一端电连接并在连接处形成节点h1；第十pmos晶体管的源极和第十nmos晶体管的栅极与第十九电容一端电连接并在连接处形成节点i1；

第六pmos晶体管、第六nmos晶体管、第十一电容、第十五电容组成第二电压传输电路的第一级升压子电路，第七pmos晶体管、第七nmos晶体管、第十二电容、第十六电容组成第二电压传输电路的第二级升压子电路，第八pmos晶体管、第八nmos晶体管、第十三电容、第十七电容组成第二电压传输电路的第三级升压子电路，第九pmos晶体管、第九nmos晶体管、第十四电容、第十八电容组成第二电压传输电路的第四级升压子电路，第十pmos晶体管、第十nmos晶体管、第十九电容组成第二电压传输电路的第二输出子电路。

优选地，所述时钟信号clk1和第二电容一端、第四电容一端、第十五电容一端、第十七电容一端及第十九电容一端相连接，时钟信号clk2和第七电容一端、第九电容一端、第十一电容一端及第十三电容一端相连接，时钟信号clk3和第一电容一端、第三电容一端、第五电容一端、第十六电容一端及第十八电容一端相连接，时钟信号clk4和第六电容一端、第八电容一端、第十二电容一端及第十四电容一端相连接。

优选地，所述四个时钟信号clk1、clk2、clk3和clk4的电压幅值等于电源电压vdd。

与现有技术相比，本发明技术方案的有益效果是：

本发明的正压电荷泵结构简单，成本低，电荷泵电路的辅助晶体管采用pmos晶体管替代传统电荷泵中的nmos晶体管，由于辅助电容参与到电压升高的过程，有效的提高了电荷泵电路的输出电压，缩短了到达相同电压的时间，通过其电路结构消除了阈值电压的损失，有效的提高了电荷泵电路的输出电压。本发明在与传统电荷泵完全相同条件下，到达相同电压的时间更短。

附图说明

图1为本发明的正压点电荷泵电路示意图；

图2为传统电荷泵电路示意图；

图3为本发明电荷泵电路的时钟信号时序示意图；

图4是本发明与传统电荷泵电路的仿真比较结果图；

图中，con表示传统电荷泵的仿真结果；new表示本发明电荷泵的仿真结果。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

实施例1

一种正压电荷泵电路，包括电源电压、第一电压传输电路和时钟驱动，如图1，其中：

第一电压传输电路的输入端与电源电压电连接，输出端输出升压后的输出电压，所述第一电压传输电路包括若干级升压子电路和第一输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第一输出子电路的输入端电连接，第一输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的pmos晶体管以及作为传输晶体管的nmos晶体管；

所述时钟驱动包括具有不同相位的若干时钟信号，分别与第一电压传输电路的升压子电路和输出子电路电连接，用于转换电路的时钟信号状态，同时改变电路电压。

还包括第二电压传输电路，所述第二电压传输电路与第一电压传输电路并联，所述第二电压传输电路包括若干级升压子电路和第二输出子电路，每一级升压子电路之间串联，第一级升压子电路的输入端与电源电压电连接，最后一级升压子电路的输出端与第二输出子电路的输入端电连接，第二输出子电路的输出端输出升压后的输出电压，升压子电路中包括作为辅助晶体管的pmos晶体管以及作为传输晶体管的nmos晶体管，所述时钟驱动还分别与第二电压传输电路的升压子电路和第二输出子电路电连接。采用双支路电荷泵电路并联进行输出，可以减小电压输出周期，从而减小输出电压纹波。

第一电压传输电路包括四级升压子电路，第二电压传输电路包括四级升压子电路，所述时钟驱动包括具有不同相位的四个时钟信号clk1、clk2、clk3和clk4，可以将电源电压进行更好的抬升，进一步提高电路的输出效率。

所述第一电压传输电路包括作为辅助晶体管的第一pmos晶体管、第二pmos晶体管、第三pmos晶体管和第四pmos晶体管，作为传输晶体管的第一nmos晶体管、第二nmos晶体管、第三nmos晶体管和第四nmos晶体管，作为输出级的第五pmos晶体管、第五nmos晶体管，作为辅助电容的第一电容、第二电容、第三电容、第四电容、第五电容，作为泵浦电容的第六电容、第七电容、第八电容、第九电容，其中：

第一pmos晶体管的漏极和第一nmos晶体管的源极均与电源电压电连接，第一pmos晶体管的源极和第一nmos晶体管的栅极与第一电容的一端电连接并在连接处形成节点e，第二pmos晶体管的漏极、第二nmos晶体管的源极、第一pmos晶体管的栅极和第一nmos晶体管的漏极与第六电容一端电连接并在连接处形成节点a，第三pmos晶体管的漏极、第三nmos晶体管的源极、第二pmos晶体管的栅极和第二nmos晶体管的漏极与第七电容一端电连接并在连接处形成节点b；第四pmos晶体管的漏极、第四nmos晶体管的源极、第三pmos晶体管的栅极和第三nmos晶体管的漏极与第八电容一端电连接并在连接处形成节点c；第五pmos晶体管的漏极、第五nmos晶体管的源极、第四pmos晶体管的栅极和第四nmos晶体管的漏极与第九电容一端电连接并在连接处形成节点d；第五pmos晶体管的栅极、第五nmos晶体管的漏极、第十负载电容一端、第十pmos晶体管的栅极和第十nmos晶体管的漏极与电路输出端电连接；

第二pmos晶体管的源极和第二nmos晶体管的栅极与第二电容一端电连接并在连接处形成节点f；第三pmos晶体管的源极和第三nmos晶体管的栅极与第三电容一端电连接并在连接处形成节点g；第四pmos晶体管的源极和第四nmos晶体管的栅极与第四电容一端电连接并在连接处形成节点h；第五pmos晶体管的源极和第五nmos晶体管的栅极与第五电容一端电连接并在连接处形成节点i；

第一pmos晶体管、第一nmos晶体管、第一电容、第六电容组成第一电压传输电路的第一级升压子电路，第二pmos晶体管、第二nmos晶体管、第二电容、第七电容组成第一电压传输电路的第二级升压子电路，第三pmos晶体管、第三nmos晶体管、第三电容、第八电容组成第一电压传输电路的第三级升压子电路，第四pmos晶体管、第四nmos晶体管、第四电容、第九电容组成第一电压传输电路的第四级升压子电路，第五pmos晶体管、第五nmos晶体管、第五电容、第十电容组成第一电压传输电路的第一输出子电路。

所述第二电压传输电路包括作为辅助晶体管的第六pmos晶体管、第七pmos晶体管、第八pmos晶体管和第九pmos晶体管，作为传输晶体管的第六nmos晶体管、第七nmos晶体管、第八nmos晶体管和第九nmos晶体管，作为输出级的第十pmos晶体管、第十nmos晶体管，作为辅助电容的第十五电容、第十六电容、第十七电容、第十八电容和第十九电容，作为泵浦电容的第十一电容、第十二电容、第十三电容和第十四电容，其中：

第七pmos晶体管的漏极、第七nmos晶体管的源极、第六pmos晶体管的栅极和第六nmos晶体管的漏极与第十一电容一端电连接并在连接处形成节点a1；第八pmos晶体管的漏极、第八nmos晶体管的源极、第七pmos晶体管的栅极和第七nmos晶体管的漏极与第十二电容一端电连接并在连接处形成节点b1；第九pmos晶体管的漏极、第九nmos晶体管的源极、第八pmos晶体管的栅极和第八nmos晶体管的漏极与第十三电容一端电连接并在连接处形成节点c1；第十pmos晶体管的漏极、第十nmos晶体管的源极、第九pmos晶体管的栅极和第九nmos晶体管的漏极与第十四电容一端电连接并在连接处形成节点d1；第五pmos晶体管的栅极、第五nmos晶体管的漏极、第十电容一端、第十pmos晶体管的栅极和第十nmos晶体管的漏极与电路输出端电连接；

第六pmos晶体管的源极和第六nmos晶体管的栅极与第十五电容一端电连接并在连接处形成节点e1；第七pmos晶体管的源极和第七nmos晶体管的栅极与第二电容一端电连接并在连接处形成节点f1；第八pmos晶体管的源极和第八nmos晶体管的栅极与第三电容一端电连接并在连接处形成节点g1；第九pmos晶体管的源极和第九nmos晶体管的栅极与第十八电容一端电连接并在连接处形成节点h1；第十pmos晶体管的源极和第十nmos晶体管的栅极与第十九电容一端电连接并在连接处形成节点i1；

第六pmos晶体管、第六nmos晶体管、第十一电容、第十五电容组成第二电压传输电路的第一级升压子电路，第七pmos晶体管、第七nmos晶体管、第十二电容、第十六电容组成第二电压传输电路的第二级升压子电路，第八pmos晶体管、第八nmos晶体管、第十三电容、第十七电容组成第二电压传输电路的第三级升压子电路，第九pmos晶体管、第九nmos晶体管、第十四电容、第十八电容组成第二电压传输电路的第四级升压子电路，第十pmos晶体管、第十nmos晶体管、第十九电容组成第二电压传输电路的第二输出子电路。

所述时钟信号clk1和第二电容一端、第四电容一端、第十五电容一端、第十七电容一端及第十九电容一端相连接，时钟信号clk2和第七电容一端、第九电容一端、第十一电容一端及第十三电容一端相连接，时钟信号clk3和第一电容一端、第三电容一端、第五电容一端、第十六电容一端及第十八电容一端相连接，时钟信号clk4和第六电容一端、第八电容一端、第十二电容一端及第十四电容一端相连接。

所述四个时钟信号clk1、clk2、clk3和clk4的电压幅值等于电源电压vdd。在具体实施过程中，如图1，以下支路为例，第一pmos晶体管dp1的漏极、第一nmos晶体管dn1的源极和电源输入端相互连接；第二pmos晶体管dp2的漏极、第二nmos晶体管dn2的源极、dp1的栅极、dn1的漏极和第六电容c6一端互相连接并在连接处形成节点a；第三pmos晶体管dp3的漏极、第三nmos晶体管dn3的源极、dp2的栅极、dn2的漏极和第七电容c7一端互相连接并在连接处形成节点b；第四pmos晶体管dp4的漏极、第四nmos晶体管dn4的源极、dp3的栅极、dn3的漏极和第八电容c8一端互相连接并在连接处形成节点c；第五pmos晶体管dp5的漏极、第五nmos晶体管dn5的源极、dp4的栅极、dn4的漏极和第九电容c9一端互相连接并在连接处形成节点d；dp5的栅极、dn5的漏极、第十负载电容c10一端和电路输出端相互连接。传统电荷泵电路的结构如图2所示，与传统电荷泵的区别在于，在本发明中，电荷泵电路的辅助晶体管采用pmos晶体管替代传统电荷泵中的nmos晶体管，而传输晶体管采用nmos晶体管。本发明由于辅助电容参与到电压升高的过程，有效的提高了电荷泵电路的输出电压，缩短了到达相同电压的时间，适用于soc的片内升压电路。

本发明中采用的四种时钟信号的时序图如图3所示，采用这样两路错位的时序关系，可以将电源电压进行更好的抬升，进一步提高电路的输出效率。

以电荷泵电路的下支路的第2级和第3级为例，将时钟信号分为8个时刻。在t1时刻，clk1由低电位0变为高电位vdd，节点f的电压升高，此时dn2管处于导通状态，dp2也导通，节点a的电荷向节点b进行传输，因此节点b的电压升高，同时，节点f的电荷向节点a进行传输，节点a的电压会进一步升高，进而将节点b的电压升高的更多。在t2时刻，clk1由高电位vdd变为低电位0，此时dn2管处于截止状态，因此节点a不再向节点b进行电荷传输。在t3时刻，clk2由低电位0变为高电位vdd，节点b的电压经前一过程升高之后再一次进行升高，准备将升高后的节点b的电压向节点c进行传输。在t4时刻，clk4由高电位vdd变为低电位0时，节点a和节点c的电压降低，节点a准备接受前一级电荷传输升高电压，同时节点c准备接受节点b的电压升高后的电荷传输。在t5时刻，clk3由低电位0变为高电位vdd，与t1时刻类似，节点g的电压升高，此时dn3管处于导通状态，dp3管也导通，节点b向节点c进行电荷传输，进而升高节点c的电压，同时，节点g的电荷向节点b进行传输，进一步升高节点b的电压，进而将节点c的电压升高的更多。在t6时刻，clk3由高电位vdd变为低电位0，节点g的电压降低，此时dn3管处于截止状态，因此节点b不再向节点c进行电荷传输。在t7时刻，clk4由低电位0变为高电位vdd，节点c的电压经前一过程升高之后再一次升高，准备将升高后的节点c的电压向后一级传输，同时节点a的电压升高后准备向节点b进行电荷传输。在t8时刻，clk2由高电位vdd变为低电位0，节点b的电压降低，准备接受节点a进行电荷传输以升高电压。

采用双支路电荷泵电路并联进行输出，可以减小电压输出周期，从而减小输出电压纹波。

本发明与传统电荷泵电路的仿真比较结果如图4所示，本发明与传统电荷泵电路的仿真条件完全相同时，本发明的输出电压更高，到达相同电压的时间更短。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制；

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。