同步整流控制电路、隔离式电源变换电路及控制方法与流程

本发明属于电子电路技术领域，涉及一种控制电路，尤其涉及一种同步整流控制电路、隔离式电源变换电路及控制方法。

背景技术：

同步整流技术(synchronousrectification，简称sr)是一项用mosfet(metal-oxide-semiconductorfield-effecttransistor，金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管)取代整流二极管以降低整流损耗的技术，目前它在工业电源、消费类电子等领域都已经得到广泛的应用。图1为采用二极管做副边整流的flyback架构图，图2为采用sr做副边整流的flyback架构图。采用通态电阻极低的同步整流mosfet替换整流二极管，可降低整流损耗。

srmosfet关断设计是sr控制技术的重点和难点；业界sr关断的方法通常有两种，分别为预判式和电压检测关断方式。

图3为现有预判式sr关断方法的波形示意图；请参阅图3，预判式sr关断方法通过预测的方式获取srmosfet的关断点，缺点是动态过程可能共通，即原边功率开关管和副边整流管会存在共通的状态，使反激电路的工作异常，可靠性低。

图4为现有采用电压检测关断方式sr关断方法的波形示意图；请参阅图4，电压检测关断方式通过检测mosfet两端的电压，当漏极和源极之间的电压vds达到某一阈值vth_off时，关断mosfet，缺点是无法兼容ccm，效率低。

有鉴于此，如今迫切需要设计一种新的同步整流控制方式，以便克服现有同步整流控制方式存在的上述缺陷。

技术实现要素：

本发明提供一种同步整流控制电路、隔离式电源变换电路及控制方法，可实现对同步整流晶体管的精准关断，提高电路可靠性。

为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：

一种同步整流控制电路，所述同步整流控制电路能耦接一同步整流晶体管，并能向所述同步整流晶体管发送控制信号；所述同步整流控制电路包括：

比较电路，其输入端分别耦接同步整流晶体管、至少一基准信号，其输出端分别耦接驱动电路以及信号调节电路；

驱动电路，其输出端耦接同步整流晶体管，用以根据所述比较电路输出的信号向所述同步整流晶体管发送控制信号；信号调节电路，用以根据所述比较电路输出的信号调节至少一基准信号中的设定基准信号；以及

导通压降调节电路，其输入端耦接所述设定基准信号，其输出端耦接所述同步整流晶体管，用以调节同步整流晶体管的控制端电压。

作为本发明的一种实施方式，信号调节电路用以根据所述比较电路输出的信号调节设定基准信号，而不对其他基准信号进行调节。在另一个实施方式中，在本发明信号调节电路用以根据所述比较电路输出的信号调节设定基准信号以及其他基准信号。

作为本发明的一种实施方式，所述导通压降调节电路包括跨导运算放大器，其第一输入端和第二输入端分别耦接同步整流晶体管的漏极和第二基准信号，其输出端耦接同步整流晶体管的控制端，第二基准信号为所述设定基准信号。

作为本发明的一种实施方式，所述驱动电路包括触发器；所述比较电路包括第一比较器、第二比较器；所述第一比较器的输入端分别耦接第一基准信号及同步整流晶体管的漏极；所述第二比较器的输入端分别耦接同步整流晶体管的漏极及第三基准信号；所述第一比较器的输出端耦接触发器的置位端；所述第二比较器的输出端耦接触发器的复位端，所述触发器的输出端耦接所述同步整流晶体管的控制端。

作为本发明的一种实施方式，所述导通压降调节电路包括跨导运算放大器及跨导运算放大器控制单元，所述跨导运算放大器控制单元的输入端分别耦接第三比较器的输出端和rs触发器的输出端，跨导运算放大器控制单元的输出端耦接跨导运算放大器的使能端；

当脉冲宽度调制信号pwm有效持续设定时间且同步整流晶体管漏极和源极之间的电压vds>第二基准信号同时满足后，所述跨导运算放大器控制单元输出控制信号，以控制跨导运算放大器工作，使所述跨导运算放大器调节所述同步整流晶体管的驱动电压。

作为本发明的一种实施方式，所述比较电路的输入端耦接的至少一基准信号包括第一基准信号、第二基准信号、第三基准信号；所述设定基准信号为第二基准信号；

所述比较电路用以比较同步整流晶体管漏极和源极之间的电压vds与第一基准信号、第二基准信号、第三基准信号的大小，并将对应输出信号输出至驱动电路、信号调节电路以及导通压降调节电路。

作为本发明的一种实施方式，所述比较电路包括第一比较器、第二比较器及第三比较器；所述第一比较器的正相输入端耦接第一基准信号，第一比较器的反相输入端耦接同步整流晶体管的漏极；所述第二比较器的正相输入端耦接同步整流晶体管的漏极，第二比较器的反相输入端耦接第三基准信号；所述第三比较器的正相输入端耦接同步整流晶体管的漏极，第三比较器的反相输入端耦接第二基准信号。

作为本发明的一种实施方式，所述信号调节电路的输入端分别耦接第三比较器的输出端及第二比较器的输出端，用以获取第二比较器和第三比较器的输出信号，以调节第二基准信号的数值。

作为本发明的一种实施方式，第二基准信号的调节周期与所述同步整流晶体管的同步整流周期相对应。。

作为本发明的一种实施方式，所述驱动电路在同步整流晶体管的vds小于第一基准信号时控制同步整流晶体管完全导通；

所述驱动电路在同步整流晶体管漏极和源极之间的电压vds大于第三基准信号时控制所述同步整流晶体管截止；其中，第一基准信号小于第三基准信号。

作为本发明的一种实施方式，在脉冲宽度调制信号pwm有效持续设定时间且同步整流晶体管漏极和源极之间的电压vds>第二基准信号同时满足后，所述导通压降调节电路在电压vds大于第二基准信号时控制所述同步整流晶体管栅极与源极之间的电压vgs降低；

所述导通压降调节电路在电压vds小于第二基准信号时控制所述同步整流晶体管栅极与源极之间的电压vgs上升。

作为本发明的一种实施方式，所述信号调节电路调节设定基准信号的方式包括：若在周期内，vds开始大于第二基准信号到vds大于第三基准信号的时间差δt大于设定时间差阈值t0，则增加第二基准信号的值；若在周期内，电压vds开始大于第二基准信号到vds大于第三基准信号的时间差δt小于设定时间差阈值t0，则减小第二基准信号的值。

本发明还公开了一种隔离式电源变换电路，隔离式电源变换电路包括原边电路和副边电路，原边电路接收输入电压，原边电路包括原边绕组和原边开关。副边电路包括副边绕组和如上任一所述的同步整流控制电路，副边绕组和原边绕组耦合组成变压器。

根据本发明的又一个方面，采用如下技术方案：一种同步整流控制方法，所述同步整流控制方法包括：

将同步整流晶体管漏极和源极之间的电压与设定至少一基准信号进行比较；

根据同步整流晶体管漏极和源极之间的电压与设定至少一基准信号的比较结果向同步整流晶体管发送控制信号；

根据同步整流晶体管漏极和源极之间的电压与设定至少一基准信号的比较结果调整至少一基准信号中的设定基准信号。

作为本发明的一种实施方式，调节设定基准信号的方式包括：若在周期内，电压vds开始大于第二基准信号到电压vds大于第三基准信号的时间差δt大于设定时间差阈值t0，则增加第二基准信号的值；若在周期内，电压vds开始大于第二基准信号到vds大于第三基准信号的时间差δt小于设定时间差阈值t0，则减小第二基准信号的值。

作为本发明的一种实施方式，在同步整流晶体管的vds小于第一基准电压时，控制同步整流晶体管完全导通；

在同步整流晶体管漏极和源极之间的电压vds大于第三基准电压时，控制所述同步整流晶体管截止；其中，第一基准信号小于第三基准信号。

作为本发明的一种实施方式，在pwm有效持续设定时间且同步整流晶体管漏极和源极之间的电压vds>第二基准信号同时满足后，在电压vds大于第二基准信号时控制所述同步整流晶体管栅极与源极间电压vgs降低；在电压vds小于第二基准信号时控制所述同步整流晶体管栅极与源极间电压vgs上升。

本发明的有益效果在于：本发明提出的同步整流控制电路、隔离式电源变换电路及控制方法，可实现对同步整流晶体管(如srmosfet)的精准关断，同时可提高关断速度，以适应不同内阻的同步整流晶体管(如srmosfet)。本发明可兼容ccm，效率高，且可避免原副边共通，提升了电路的可靠性。

附图说明

图1为采用二极管做副边整流的flyback架构示意图。

图2为采用sr做副边整流的flyback架构示意图。

图3为现有预判式sr关断方法的波形示意图。

图4为现有采用电压检测关断方式sr关断方法的波形示意图。

图5为本发明一实施例中同步整流控制电路的电路示意图。

图6为本发明一实施例中同步整流控制电路的电路示意图。

图7为本发明一实施例中同步整流控制方法的流程图。

图8为本发明一实施例中同步整流控制方法的信号波形图。

图9为本发明一实施例中同步整流控制方法中电压调节的流程图。

图10为本发明一实施例中电压调节的信号波形图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。

说明书中的“耦接”或连接既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。说明书中的晶体管指以半导体材料为基础的单一元件，包括各种半导体材料制成的三极管、场效应管、可控硅等。

本发明揭示一种同步整流控制电路，所述同步整流控制电路能耦接一同步整流晶体管，并能向所述同步整流晶体管发送控制信号，控制同步整流晶体管工作。

图5为本发明一实施例中同步整流控制电路的电路示意图；请参阅图5，在本发明的一实施例中，所述同步整流控制电路包括：比较电路1、驱动电路3以及信号调节电路5。所述比较电路1的输入端分别耦接同步整流晶体管m1、至少一基准信号，比较电路1的输出端分别耦接驱动电路3以及信号调节电路5。驱动电路3的输出端耦接同步整流晶体管m1，用以根据所述比较电路1输出的信号向所述同步整流晶体管m1发送控制信号。信号调节电路5的输出端耦接所述比较电路1，用以根据所述比较电路1输出的信号调节至少一基准信号中的设定基准信号。此外，同步整流控制电路还包括导通压降调节电路，导通压降调节电路的输入端耦接所述设定基准信号，导通压降调节电路的输出端耦接所述同步整流晶体管，用以调节同步整流晶体管的控制端电压，从而可控制流过同步整流晶体管的电流大小。具体的，导通压降调节电路的第一输入端耦接设定基准信号，导通压降调节电路的第二输入端耦接同步整流晶体管的漏极，导通压降调节电路的输出端耦接所述同步整流晶体管的控制端。

在本发明的一实施例中，所述比较电路1的输入端耦接的至少一基准信号包括第一基准信号、第二基准信号、第三基准信号(可分别为第一基准电压-v1、第二基准电压-v2、第三基准电压-v3)；所述设定基准信号指第二基准电压-v2。在本发明的一实施例中，v1＞v2＞v3＞0，从而-v1＜-v2＜-v3＜0。

所述比较电路用以比较同步整流晶体管漏极和源极之间的电压vds与第一基准电压-v1、第二基准电压-v2、第三基准电压-v3的大小，并将对应输出信号输出至驱动电路3以及信号调节电路5。

在本发明的一实施例中，所述比较电路1包括第一比较器u1、第二比较器u2及第三比较器u3；所述第一比较器u1的正相输入端耦接第一基准电压-v1，第一比较器u1的反相输入端耦接同步整流晶体管m1的漏极；所述第二比较器u2的正相输入端耦接同步整流晶体管m1的漏极，第二比较器u2的反相输入端耦接第三基准电压-v3；所述第三比较器u3的正相输入端耦接同步整流晶体管m1的漏极，第三比较器u3的反相输入端耦接第二基准电压-v2。

在本发明的一实施例中，驱动电路包括触发器；比较电路包括第一比较器、第二比较器。第一比较器的输入端分别耦接第一基准信号及同步整流晶体管的漏极。第二比较器的输入端分别耦接同步整流晶体管的漏极及第三基准信号。第一比较器的输出端耦接触发器的置位端；第二比较器的输出端耦接触发器的复位端，触发器的输出端耦接所述同步整流晶体管的控制端。

在本发明的一实施例中，所述驱动电路3包括rs触发器31和驱动元件33；所述第一比较器u1的输出端耦接rs触发器31的置位端；所述第二比较器u2的输出端耦接rs触发器31的复位端，所述rs触发器31的输出端耦接所述驱动元件33的输入端，所述驱动元件33的输出端耦接同步整流晶体管m1的控制端。

在本发明的一实施例中，所述信号调节电路5的输入端分别耦接第三比较器u3的输出端及第二比较器u2的输出端，用以获取第二比较器u2和第三比较器u3的输出信号，以调节第二基准电压的数值；所述信号调节电路5对第二基准电压的调节是周期性进行的。第二基准信号的调节周期与所述同步整流晶体管的同步整流周期相对应。示例性的，第二基准信号的调节周期可以与同步整流周期相等，第二基准信号的调节周期也可以是同步整流周期的整数倍。

图6为本发明一实施例中同步整流控制电路的电路示意图；请参阅图6，在本发明的一实施例中，所述同步整流控制电路还包括导通压降调节电路7，所述导通压降调节电路7的输入端分别耦接同步整流晶体管m1的漏极、第二基准信号(第二基准电压-v2)，所述导通压降调节电路7的输出端耦接同步整流晶体管m1的控制端，用以调节同步整流晶体管的控制端电压，从而控制流过同步整流晶体管m1的电流大小。当同步整流晶体管m1处于导通状态下，同步整流晶体管m1栅极与源极间电压vgs的电压越大，则控制所流过同步整流晶体管m1的电流越大。

在本发明的一实施例中，所述导通压降调节电路7包括跨导运算放大器71，其第一输入端和第二输入端分别耦接同步整流晶体管m1的漏极和第二基准电压-v2，其输出端耦接同步整流晶体管m1的控制端，第二基准电压为所述设定基准信号。

如图6所示，在本发明的一实施例中，所述导通压降调节电路7包括跨导运算放大器71及跨导运算放大器控制单元73。跨导运算放大器71的第一输入端和第二输入端分别耦接同步整流晶体管m1的漏极和第二基准电压-v2，跨导运算放大器71输出端耦接同步整流晶体管m1的控制端。所述跨导运算放大器控制单元73的输入端分别耦接第三比较器u3的输出端和rs触发器31的输出端，跨导运算放大器控制单元73的输出端耦接跨导运算放大器71的使能端。在本发明的一实施例中，当脉冲宽度调制信号pwm有效持续设定时间且同步整流晶体管m1的漏极和源极之间的电压vds>第二基准电压-v2同时满足后，所述跨导运算放大器控制单元73输出控制信号，以控制跨导运算放大器71工作(否则跨导运算放大器ea不起调节作用)，跨导运算放大器调节所述同步整流晶体管m1的驱动电压。其中，脉冲宽度调制信号pwm有效可以是驱动单元中的脉冲宽度调制模块发生的pwm有效。当触发器处于置位状态时，pwm可以为有效。

在本发明的一实施例中，所述驱动电路在同步整流晶体管m1的vds小于第一基准电压-v1时控制同步整流晶体管m1完全导通。在本发明的一实施例中，所述驱动电路在同步整流晶体管m1的漏极和源极之间的电压vds大于第三基准电压-v3时控制所述同步整流晶体管m1截止。在本发明的一实施例中，所述导通压降调节电路在pwm有效持续设定时间且同步整流晶体管m1的漏极和源极之间的电压vds>第二基准电压-v2同时满足后，导通压降调节电路在电压vds大于第二基准信号时控制所述同步整流晶体管m1的栅极与源极间电压vgs降低，导通压降调节电路在电压vds小于第二基准电压-v2时控制所述同步整流晶体管m1的栅极与源极间电压vgs上升。

在本发明的一实施例中，所述信号调节电路5调节设定基准电压的方式包括：若在周期内vds开始大于第二基准电压到vds大于第三基准电压的时间差δt大于设定时间差阈值t0，则增加第二基准电压的值；若在周期内vds开始大于第二基准电压到vds大于第三基准电压的时间差δt小于设定时间差阈值t0，则减小第二基准电压的值。

图9为本发明一实施例中同步整流控制方式中电压(第二基准电压-v2)调节的流程图；请参阅图9，在本发明的一实施例中，对第二基准电压-v2的调节过程包括：同步整流控制电路内部设定t0，当mos管在第n周期导通时，获取当前周期内的δt，δt为vds开始大于-v2到vds>-v3的时间差，否则等待mos管导通。即同步整流晶体管m1的漏极和源极之间的电压vds开始大于-v2的时间点与漏极和源极之间的电压vds大于第三基准电压的时间点，δt为这两个时间点的时间差。当第n周期的时间差δt>t0时，将下一周期的v2赋值为v2-δv；当第n周期的时间差δt<t0时，将下一周期的v2赋值为v2+δv。进入下一周期，当mos管在第n+1周期导通时，获取当前第n+1周期内的δt，重复以上v2的赋值规则。

图10为本发明一实施例中电压调节的信号波形图；请参阅图10，在本发明的一实施例中，当mos管在第n周期导通时，δt>t0，将下一周期的v2赋值为v2-δv，即第二基准电压-v2为-v2+δv，即如图10所示，-v2的值抬升。当mos管在第n+1周期导通时，δtn<t0，将下一周期的v2赋值为v2+δv，即第二基准电压-v2为-v2-δv，-v2的值降低。之后的各周期中的第二基准电压-v2按以上规则进行赋值。通过调节v2的赋值，可实现srmosfet精准关断，关断速度提高，本发明的同步整流控制电路及控制方法采用自适应的调节方式以适应不同的srmosfet。

在本发明的一实施例中，所述同步整流控制电路包括所述的同步整流晶体管。

在本发明的一实施例中公开了一种隔离式电源变换电路，隔离式电源变换电路包括原边电路和副边电路，原边电路接收输入电压，原边电路包括原边绕组和原边开关。副边电路包括副边绕组和如上任一所述的同步整流控制电路，副边绕组和原边绕组耦合组成变压器。

本发明揭示一种同步整流控制方法，所述同步整流控制方法包括：

将同步整流晶体管漏极和源极之间的电压与设定至少一基准信号进行比较；

根据同步整流晶体管漏极和源极之间的电压与设定至少一基准信号的比较结果向同步整流晶体管发送控制信号；

根据同步整流晶体管漏极和源极之间的电压与设定至少一基准信号的比较结果调整至少一基准信号中的设定基准信号。

在本发明的一实施例中，设定基准信号可以是设定基准电压，调节设定基准电压的方式包括：若在周期内vds开始大于第二基准电压到vds大于第三基准电压的时间差δt大于设定时间差阈值t0，则增加第二基准电压的值；若在周期内vds开始大于第二基准电压到vds大于第三基准电压的时间差δt小于设定时间差阈值t0，则减小第二基准电压的值。在本发明的一实施例中，具体调节方式可参见以上对图9、图10的说明。

在本发明的一实施例中，在同步整流晶体管的vds小于第一基准电压时，控制同步整流晶体管完全导通；在本发明的一实施例中，在同步整流晶体管漏极和源极之间的电压vds大于第三基准电压时，控制所述同步整流晶体管截止；其中，第一基准电压小于第三基准电压。

在本发明的一实施例中，在pwm有效持续设定时间且同步整流晶体管漏极和源极之间的电压vds>第二基准电压同时满足后，在电压vds大于第二基准信号时控制所述同步整流晶体管栅极与源极间电压vgs降低；在电压vds小于第二基准信号时控制所述同步整流晶体管栅极与源极间电压vgs上升。

图7为本发明一实施例中同步整流控制方法的流程图；请参阅图7，在本发明的一实施例中，hv端的电压对应于vds，hv端的电压可以等于vds，也可以与vds呈正相关。在某一周期内，当同步整流晶体管(在本发明的一实施例中同步整流晶体管为mos管，如可以为mosfet)处的vds电压小于第一基准电压-v1，第一比较器u1输出高电平，rs触发器处于置位状态，使mos管完全导通。而后进行条件判断，判断是否同时满足以下条件：a、pwm有效持续一定时间t；b、当前周期发生过vds>-v2。若同时满足以上两个条件，则控制mos管进入导通压降调节过程，否则mos管仍持续完全导通。当vds＞第二基准电压-v2时，导通压降调节电路控制驱动电压vgs降低；当vds小于第二基准电压-v2时，导通压降调节电路控制驱动电压vgs上升。当vds仍小于第三基准电压-v3时，第二比较器u2输出低电平，重复以上vds和-v2之间的比较，以调节驱动电压vgs。当vds大于第三基准电压-v3时，第二比较器u2输出高电平，rs触发器处于复位状态，使mos管截止。

图8为本发明一实施例中同步整流控制方法的信号波形图；请参阅图8，在本发明的一实施例中，控制过程如图8所对应的信号波形图。

在导通压降调节电路的设定基准信号固定不变的情况下，因各类同步整流管srmosfet的内阻各不相同，因此导致关断点不同，从而影响到srmosfet的电压应力。本发明可根据不同的srmosfet，自适应地匹配对应的设定基准信号，从而准确对应关断点，以实现精准关断。

综上所述，本发明提出的同步整流控制电路、隔离式电源变换电路及控制方法，可实现对同步整流晶体管(如现srmosfet)的精准关断，同时可提高关断速度，以适应不同内阻的同步整流晶体管(如现srmosfet)。本发明可兼容ccm，效率高，且可避免原副边共通，提升了电路的可靠性。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。