cp，接在时钟相位CLKl (第一相时钟信号)与本级的输出端之间。NMOS晶体管Ml和M2 (第二晶体管和第三晶体管)分别接成二极管方式，即，Ml的栅极连接Ml的漏极，M2的栅极连接M2的漏极；M1和M2串联起来，并将Ml的源极接在M2的漏极。Ml的漏极接本级的输入端，M2的源极接MO的栅极。时钟相位CLK2 (第二相时钟信号)通过辅助电容器Csl接在MO的栅极，时钟相位CLKl还通过辅助电容器Cs2接在Ml的源极。其中，两相时钟信号为互补的非交叠信号。
[0031]从这种连接关系可以看出，由NMOS晶体管M1、M2和辅助提升电容器Csl、Cs2组成的电路，其实在时钟信号CLKl和CLK2的配合下，构成了一个局部的两级Dickson电荷泵，M2的源极就是这个局部电荷泵的输出，接在作为电荷泵开关的晶体管MO的栅极。
[0032]通常Csl和Cs2的电容值显著低于Ccp的电容值。各电容的最优值可随着具体情况改变。而“显著低于”，可以是指Csl、Cs2各自的电容值为Ccp的电容值的5%到20% ;例如，CsU Cs2各自的电容值与Ccp的电容值相差一个数量级，也是可以接受的合理范围。
[0033]因为时钟相位CLKl与CLK2相反，当CLKl为高电平时，CLK2为低电平，CLKl通过M2对Csl进行充电，Csl两端会呈现一个电压差，并且MO的栅极端电位高于CLK2端的电位。此时MO处于关断状态。NMOS晶体管M3 (第四晶体管)，其漏极接栅极且连接至MO的栅极，源极接本级的输入端。M3的作用是钳位MO的栅极与漏极之间可能积累的过冲电压，抑制或减小MO在关断状态时的反向漏电流，避免效率降低。
[0034]当两个时钟相位反转，CLKl为低电平，而CLK2为高电平的时候，电容Csl与MO的栅极连接的一端的电位叠加了 CLK2信号的高电平，会显著高于MO的源端电位，或本级的输出端，有助于MO的充分开启和电荷的传输转移，抵消NMOS的衬底偏置效应。由于M3接成的二极管在此时也可能因为正向偏置而开启，辅助电容Csl中的电荷会通过M3泄放到MO的漏端，或本级的输入端，进而通过开关MO传输到MO的源端，或本级的输出端，电荷基本得到充分利用，有助于电荷泵的效率提升。同时，上一级的时钟信号CLK2也会通过Ml向辅助电容Cs2充电，为下一个时钟周期把电荷转移给Csl做好准备。
[0035]如图7所示，是本发明第二实施方案中提供的任意一级的电荷泵子单元，它与第一种实施方案的区别是，Ml的栅极也可以不连接它的漏极，而是连接在MO的栅极。显而易见，Ml的作用与在第一种方案中是等效的，其效果其实与第一种实施方案是一致的。
[0036]以上提到的NMOS晶体管M0，M1，M2和M3都不需要深N阱隔离，方便工艺选择。为了更高的效率，它们的阈值电压会被调整的比较低，通常做成本征晶体管。它们的衬底调制特征在工艺上也会被尽量压制，以利于效率提升。这些NMOS晶体管的P型衬底接地电位。
[0037]当把电荷泵子单元首尾相接串联起来(即前级的输出端连接后级的输入端，并使相邻两级的对应时钟信号相位相反)，就会形成比较完整的电荷泵电路，提供比较高电压的输出。输入端通常接芯片的供电电压Vdd。此外，在一些应用中，为了在特定时钟频率下增强输出驱动能力并尽量降低输出信号的纹波，也有采取两路完全相同结构但所对应时钟信号反相的电荷泵并联使用的实施例，如图8所示，可以增强驱动能力并减小输出信号的波纹。本发明的电荷泵子单元，也可以应用到其他电荷泵电路的常规设计，这里不再赘述。
[0038]所以，本发明提供了一种简单高效的电荷泵电路。因为不需要深N阱，也不需要PM0S，只有NM0S，所以版图设计比较简单。传输管栅极的电压提升和辅助电容电荷的利用，都极大提高了此改进Dickson电荷泵的效率，使它适用于较低工作电压，或为在满足特定负载的情况下，可以用更小的面积和功耗来实现。
[0039]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【主权项】
1.一种电荷泵电路，其特征在于，包含级联的若干个电荷泵子单元；每一级电荷泵子单元设有四个NMOS晶体管和一对两相时钟信号，包含: 第一晶体管，设有第一漏极连接在本级的输入端，第一源极连接在本级的输出端； 第二晶体管，设有第二漏极连接在本级的输入端； 第三晶体管，设有相连接的第三漏极和第三栅极，并连接至第二晶体管的第二源极；该第三晶体管还设有第三源极连接在第一晶体管的第一栅极； 第四晶体管，设有相连接的第四漏极和第四栅极，并连接至第一晶体管的第一栅极；该第四晶体管还设有第四源极连接在本级的输入端； 第一相时钟信号，通过第一电容器连接在本级的输出端；该第一相时钟信号还通过第三电容器连接在第二晶体管的第二源极； 第二相时钟信号，通过第二电容器连接在第一晶体管的第一栅极。
2.如权利要求1所述的电荷泵电路，其特征在于， 所述第二晶体管的第二栅极与第二漏极相连接； 或者，所述第二晶体管的第二栅极与第一晶体管的第一栅极相连接。
3.如权利要求1所述的电荷泵电路，其特征在于， 所述NMOS晶体管是低阈值晶体管或本征晶体管。
4.如权利要求1所述的电荷泵电路，其特征在于， 所述NMOS晶体管的P型衬底接地电位。
5.如权利要求1所述的电荷泵电路，其特征在于， 所述第一相时钟信号和第二相时钟信号是互补的非交叠信号。
6.如权利要求1所述的电荷泵电路，其特征在于， 所述第二电容器的电容值、第三电容器的电容值，分别显著地小于第一电容器的电容值。
7.如权利要求1所述的电荷泵电路，其特征在于， 所述电荷泵电路中，前一级电荷泵子单元的输出端连接到后一级电荷泵子单元的输入端，并使相邻两级的对应时钟信号相位相反。
8.如权利要求7所述的电荷泵电路，其特征在于， 两个结构相同的电荷泵电路并联，且这两个电荷泵电路同一级的两相互补时钟信号的相位相反。
9.如权利要求7或8所述的电荷泵电路，其特征在于， 所述电荷泵电路用于非挥发性存储器集成电路中，提供该非挥发性存储器集成电路所需要的操作电压。
【专利摘要】本发明涉及一种电荷泵电路，其中每级电荷泵子单元设有四个NMOS晶体管和一对相位互补的两相时钟信号，包含：第一晶体管的漏极连接在本级的输入端，源极连接在本级的输出端；第二晶体管的漏极连接在本级的输入端；第三晶体管的漏极和栅极一起连接至第二晶体管的源极；该第三晶体管的源极连接在第一晶体管的栅极；第四晶体管的漏极和栅极一起连接至第一晶体管的栅极；该第四晶体管的源极连接在本级的输入端；第一相时钟信号通过第一电容器连接在本级的输出端；该第一相时钟信号还通过第三电容器连接在第二晶体管的第二源极；第二相时钟信号通过第二电容器连接在第一晶体管的栅极。本发明能够提升NMOS晶体管开关的栅极电压，降低衬底偏置效应的副作用。
【IPC分类】H02M3-07
【公开号】CN104811033
【申请号】CN201510285461
【发明人】袁庆鹏
【申请人】聚辰半导体(上海)有限公司
【公开日】2015年7月29日
【申请日】2015年5月29日