钟信号CLKl和CLK2为互补的非交叠信号。
[0023]进一步，如图6所示的电荷泵子单元中，第一电容Ccp是本级电荷泵子单元的储能提升电容，其连接在第一相时钟信号CLKl与本级电荷泵子单元的输出端之间；而第二电容Cs是一个辅助栅极提升电容，其连接在第二相时钟信号CLK2与第一 NMOS晶体管MO的栅极之间。并且，通常情况下第二电容Cs的电容值要显著低于第一电容Ccp的电容值；各电容的最优值可随着具体情况改变，而“显著低于”，可以是指所述的第二电容Cs的电容值为第一电容Ccp的电容值的5%?20% ;例如，第二电容Cs的电容值与第一电容Ccp的电容值相差一个数量级，也是可以接受的合理范围。而跨接在第一 NMOS晶体管MO的源极与栅极之间的第二 NMOS晶体管Ml，提供对第二电容Cs的充电通路。
[0024]当把如图6所示的各个电荷泵子单元首尾相接串联起来，即前级电荷泵子单元的输出端连接后级电荷泵子单元的输入端，并且相邻两级电荷泵子单元对应的时钟信号相位相反，就会形成完整的简单电荷泵电路，提供比较高电压的输出。输入端通常接芯片的供电电压Vdd。此外，在一些应用中，为了在特定时钟频率下增强驱动能力并尽量降低输出信号的纹波，也有采取两个完全相同结构的简单电荷泵电路并联使用的实施例，如图7所示；其中，每个简单电荷泵电路都包含N个级联的电荷泵子单元，且两个简单电荷泵电路中同一级电荷泵子单元的两相互补时钟信号的相位相反(即第一相时钟信号CLKl和第二相时钟信号CLK2的相位相反)。本发明所提供的电荷泵子单元，也可以应用到其他电荷泵电路的常规设计中，这里不再赘述。
[0025]因为所述的时钟相位CLKl与CLK2相反，当CLKl为高电平时，CLK2为低电平。此时，第一相时钟信号CLKl通过二极管接法的第二 NMOS晶体管Ml对第二电容Cs进行充电，第二电容Cs两端会呈现一个接近时钟信号幅值的电压差，并且第一 NMOS晶体管MO的栅极端电位高于第二相时钟信号CLK2端的电位，因此第一 NMOS晶体管MO处于关断状态。而第三NMOS晶体管M2也接成二极管方式，其跨接在第一 NMOS晶体管MO的源极与漏极之间，因此第三NMOS晶体管M2的作用是钳位第一 NMOS晶体管MO的栅极与漏极之间的电压，抑制或减小第一 NMOS晶体管MO在关断状态时的反向漏电流，避免效率降低。
[0026]当两个时钟相位反转，即CLKl为低电平，而CLK2为高电平时，第二电容Cs与第一NMOS晶体管MO的栅极连接的一端的电位叠加了第二相时钟信号CLK2的高电平，其电位会显著高于第一 NMOS晶体管MO的源极端电位(也就是本级电荷泵子单元的输出端电位)，从而有助于第一 NMOS晶体管MO的充分开启和电荷的传输转移，并抵消第一 NMOS晶体管的衬底偏置效应。另外，由于第三NMOS晶体管M2也接成二极管方式，此时其因为正向偏置而开启，第二电容Cs中的电荷会通过第三NMOS晶体管M2泄放到第一 NMOS晶体管MO的漏端他就是本级电荷泵子单元的输入端)，进而通过作为传输开关的第一 NMOS晶体管MO传输到第一 NMOS晶体管MO的源极端(也就是本级电荷泵子单元的输出端)，电荷基本得到充分利用，有助于电荷泵电路的效率提升。
[0027]在以上实施例中提到的NMOS晶体管MO、Ml和M2都不需要深N阱隔离，方便工艺选择。为了更高的效率，它们的阈值电压会被调整的比较低(低阈值晶体管)，或者做成本征晶体管。它们的衬底调制特征在工艺上也会被尽量压制，以利于效率提升。例如，可以将NMOS晶体管MO、Ml和M2的P型衬底接地电位。
[0028]综上所述，本发明中由第二 NMOS晶体管与第二电容构成栅极电位提升电路，可以有效改善第一 NMOS晶体管的导通能力，从而提升简单电荷泵电路的效率，并使之适应低电压操作；在满足特定驱动能力的情况下，这种简单电荷泵电路也有利于版图面积的缩小和总体功耗的降低。另外，本发明中由第三NMOS晶体管构成钳位电路，可以降低第一 NMOS晶体管在截止时的逆向电流，保证简单电荷泵电路的正常工作并提升效率。
[0029]因此，本发明提供了一种简单高效的电荷泵电路，只需简单的两相互补时钟和三个NMOS晶体管即可形成，NMOS晶体管不需要深N阱隔离，也没有使用PMOS晶体管，可以简化电路和版图结构，避免PMOS的存在所带来的寄生双极晶体管效应；并且作为传输开关的NMOS晶体管栅极的电压提升和辅助栅极提升电容电荷的利用，都极大提高了本发明简单电荷泵电路的效率。
[0030]尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
【主权项】
1.一种适合低电压操作的简单电荷泵电路，其特征在于，包含级联的若干个电荷泵子单元；每一级电荷泵子单元设有三个NMOS晶体管和一对两相时钟信号，包含: 第一 NMOS晶体管，作为传输开关，其漏极连接本级电荷泵子单元的输入端，源极连接本级电荷泵子单元的输出端； 第二 NMOS晶体管，其漏极和栅极相连接，并连接至本级电荷泵子单元的输出端，源极连接第一 NMOS晶体管的栅极； 第三NMOS晶体管，其漏极和栅极接相连接，并连接至第一 NMOS晶体管的栅极，源极连接本级电荷泵子单元的输入端； 第一相时钟信号，其通过第一电容连接本级电荷泵子单元的输出端； 第二相时钟信号，其通过第二电容连接第一 NMOS晶体管的栅极。
2.如权利要求1所述的适合低电压操作的简单电荷泵电路，其特征在于，所述NMOS晶体管为低阈值晶体管或本征晶体管。
3.如权利要求1所述的适合低电压操作的简单电荷泵电路，其特征在于，所述NMOS晶体管的P型衬底不通过深N阱隔离，且其P型衬底连接地电位。
4.如权利要求1所述的适合低电压操作的简单电荷泵电路，其特征在于，所述第一相时钟信号和第二相时钟信号是互补的非交叠信号。
5.如权利要求1所述的适合低电压操作的简单电荷泵电路，其特征在于，所述第二电容的电容值显著小于第一电容的电容值。
6.如权利要求1所述的适合低电压操作的简单电荷泵电路，其特征在于，所述简单电荷泵电路中，前一级电荷泵子单元的输出端连接到后一级电荷泵子单元的输入端，并且相邻两级电荷泵子单元对应的时钟信号相位相反。
7.如权利要求6所述的适合低电压操作的简单电荷泵电路，其特征在于，两个结构相同的简单电荷泵电路并联，且两个简单电荷泵电路中同一级电荷泵子单元的两相时钟信号的相位相反。
8.如权利要求6或7所述的适合低电压操作的简单电荷泵电路，其特征在于，所述简单电荷泵电路用于非挥发性存储器集成电路中，提供该非挥发性存储器集成电路所需要的操作电压。
【专利摘要】本发明涉及一种适合低电压操作的简单电荷泵电路，其包含级联的若干个电荷泵子单元；每一级电荷泵子单元设有三个NMOS晶体管和一对两相时钟信号，包含：第一NMOS晶体管，作为传输开关，其漏极连接本级输入端，源极连接本级输出端；第二NMOS晶体管，其漏极和栅极相连接，并连接至本级输出端，源极连接第一NMOS晶体管的栅极；第三NMOS晶体管，其漏极和栅极接相连接，并连接至第一NMOS晶体管的栅极，源极连接本级输入端；第一相时钟信号，其通过第一电容连接本级输出端，第二相时钟信号，其通过第二电容连接第一NMOS晶体管的栅极。本发明以简单的结构提升作为传输开关的NMOS晶体管的栅极电压，降低衬底偏置效应的副作用，并简化电路板图设计。
【IPC分类】H02M3-07
【公开号】CN104811034
【申请号】CN201510285462
【发明人】袁庆鹏
【申请人】聚辰半导体(上海)有限公司
【公开日】2015年7月29日
【申请日】2015年5月29日