的功率开关的发波时序，即第二发波时序，并根据过流信号中产生的毛刺的宽度对第二发波时序的上升沿进行延时，得到第二基准信号的上升沿，并控制第二基准信号的持续时间小于半个周期，得到第二基准信号的下降沿。由于第二逻辑电路4014的第一输入端与第二基准信号产生电路4013的输出端连接，用于接收第二基准信号，且第二逻辑电路4014的第二输入端与输出电流采集电路303的输出端连接，用于接收过流信号，此时，第二逻辑电路4014将过流信号和第二基准信号相与取上升沿后得到第二参考信号，又由于第二逻辑电路4014的输出端与信号产生电路402的第二输入端连接，则可将第二参考信号输出至信号产生电路402。
[0088]优选的，如图7所示，第一逻辑电路4012包括第一与门40121和第一上升沿检测电路40122 ;第二逻辑电路4014包括第二与门40141和第二上升沿检测电路40142。
[0089]第一与门40121的第一输入端与第一基准信号产生电路4011的输出端连接，第一与门40121的第二输入端与信号采集电路的输出端连接，第一与门40121的输出端与第一上升沿检测电路40122的输入端连接；第一的输出端与信号产生电路402的第一输入端连接；第二与门40141的第一输入端与第二基准信号产生电路4014的输出端连接，第二与门40141的第二输入端与信号采集电路的输出端连接，第二与门40141的输出端与第二上升沿检测电路40142的输入端连接；第二上升沿检测电路40142的输出端与信号产生电路402的第二输入端连接。
[0090]其中，第一与门40121用于将第一基准信号和过流信号进行与运算，并输出至第一上升沿检测电路40122，以使得第一上升沿检测电路40122在第一基准信号和过流信号进行与运算的结果中取上升沿，并产生时序脉冲，得到第一参考信号。第二与门40141用于将第二基准信号和过流信号进行与运算，并输出至第二上升沿检测电路40142，以使得第二上升沿检测电路40142在第二基准信号和过流信号进行与运算的结果中取上升沿，并产生时序脉冲，得到第二参考信号。
[0091]示例性的，如图8所示，假设信号预处理电路401接收到的过流信号的波形为CS_OUT，接收到的第一发波时序为DPWM0A，接收到的第二发波时序为DPWM1A，则信号预处理电路401对第一发波时序DPWMOA的上升沿进行延时，得到第一基准信号blanking_winO的上升沿，并控制第一基准信号blanking_winO的持续时间小于半个周期，得到第一基准信号blanking_winO的下降沿。对第一发波时序DPWMOA的上升沿进行延时是为了过滤过流信号CS_0UT的毛刺，具体的延时时间可由本领域技术人员依照经验设定。信号预处理电路401对第二发波时序DPWMlA的上升沿进行延时得到第二基准信号blanking_winl的上升沿，并控制第二基准信号blanking_winl的持续时间小于半个周期，得到第二基准信号blanking_winl的下降沿，对第二发波时序DPWMlA的上升沿进行延时是为了过滤过流信号CS_0UT的毛刺，具体的延时时间可由本领域技术人员依照经验设定。然后分别将第一基准信号blanking_winO与过流信号CS_OUT相与并取上升沿，得到第一参考信号faultO，将第二基准信号blanking_winl与过流信号CS_0UT相与并取上升沿，得到第二参考信号faultlο
[0092]优选的，如图9所示，信号产生电路402包括:计数器4021，锁存器4022和控制器4023ο
[0093]计数器4021的第一输入端与第一逻辑电路4012的输出端连接，计数器4021的第二输入端与第二逻辑电路4014的输出端连接，计数器4021的输出端分别与控制器4023和锁存器4022的输入端连接；锁存器4022的输出端分别与控制器4023和时序调整电路连接。
[0094]其中，计数器4021用于接收第一参考信号，对第一发波时序的上升沿至第一参考信号的上升沿之间的时间计时，得到第一时间，并将第一时间发送至控制器4023。
[0095]锁存器4022用于存储第二时间，并将第二时间发送至控制器4023。
[0096]控制器4023用于将第一时间与锁存器4022存储的第二时间进行比较，在第一时间大于第二时间的情况下，将第一发波时序的上升沿延迟第二时间后产生第一关闭信号，并将关闭信号发送至时序调整电路。
[0097]进一步的，计数器4021还用于接收第二参考信号，对第二发波时序的上升沿至第二参考信号上升沿之间的时间计时，得到第二时间，并将第一时间发送至控制器4023。
[0098]锁存器4022还用于存储第三时间，并将第三时间发送至控制器4023。
[0099]控制器4023用于将第二时间与锁存器4022存储的第三时间进行比较，在第二时间小于第三时间的情况下，将第二发波时序的上升沿延迟第二时间后产生第二关闭信号，将第二关闭信号发送至时序调整电路，并触发锁存器4022将存储的第三时间更新为第二时间。
[0100]示例性的，如图10所示，基于上述示例，信号产生电路402接收到信号预处理电路401输出的第一参考信号faultO和第二参考信号faultl，信号产生电路402接收到的第一发波时序为DPWMOA和第二发波时序为DPWM1A。
[0101]对于第一参考信号faultO，计数器4021从第一发波时序DPWMOA的上升沿开始计时，一直计数至第一参考信号faultO中的出现有效电平信号的位置，此时，停止计时，并将计时得到的第一时间输出至控制器4023，控制器4023对第一时间和锁存器4022中存储的第二时间进行比较，在第一时间大于第二时间的情况下，将第一发波时序DPWMOA的上升沿延迟第二时间后产生第一关闭信号match_faultO，时序调整电路403根据第一关闭信号match_faultO将第一发波时序DPWMOA从有效电平调整为无效电平，如图10所示的第一发波时序DPWMOA中的虚线位置。对于第二参考信号faultl，计数器4021从第二发波时序DPWMlA的上升沿开始计时，一直计数至第二参考信号faultl中的出现有效电平信号的位置，此时，停止计时，并将计时得到的第二时间输出至控制器4023，控制器4023对第二时间与锁存器4022中存储的第三时间进行比较，在第二时间小于第三时间的情况下，触发锁存器4022将存储的第三时间更新为第二时间，并将第二发波时序DPWMlA的上升沿延迟第二时间后产生第二关闭信号match_faultl，时序调整电路403根据第二关闭信号match_faultl将第二发波时序DPWMlA从有效电平调整为无效电平，如图10所示的第二发波时序DPWMlA中的虚线位置。
[0102]可以看出，由于当前周期内控制第一次导通的功率开关的第一发波时序是根据第二时间关闭的，且上一周期内控制第二次导通的功率开关的第二发波时序也是根据第二时间关闭的，从而得到关闭后的第一发波时序有效电平的持续时间和关闭后的第二发波时序有效电平的持续时间相等，具体可参见图10中第一发波时序DPWMOA和第二发波时序DPWMlA的虚线部分。
[0103]另外，时序调整电路403根据桥式电路工作的死区时间延时第一关闭信号match_faultO，得到第一延时信号fault_setO，并根据第一延时信号fault_setO中出现上升沿的位置将第三发波时序DPWM2A调整为有效电平，如图10所示的第三发波时序DPWM2A中的虚线位置。时序调整电路403还根据桥式电路工作的死区时间延时第二关闭信号match_faultl，得到第二延时信号fault_setl，并根据第二延时信号fault_setl中出现上升沿的位置将第四发波时序DPWM3A调整为有效电平，如图10所示的第四发波时序DPWM3A中的虚线位置。
[0104]示例性的，如图11所示，基于上述示例，信号产生电路402接收到信号预处理电路401输出的第一参考信号faultO，信号产生电路402接收到的第一发波时序为DPWM0A。
[0105]对于第一参考信号faultO，计数器4021从第一发波时序DPWMOA的上升沿开始计时，一直计数至第一参考信号faultO中的出现有效电平信号的位置，此时，停止计时，并将计时得到的第一时间输出至控制器4023，控制器4023对第一时间和锁存器4022中存储的第二时间进行比较，在第一时间不大于第二时间的情况下，根据将第一发波时序的上升沿延迟第一时间后产生第三关闭信号match_fault2，时序调整电路403根据第三关闭信号match_fault2将第一发波时序DPWMOA从有效电平调整为无效电平，如图11所示的第一发波时序DPWMOA中的虚线位置。
[0106]可以看出，根据第一时间产生第三关闭信号，并根据第三关闭信号对第一发波时序进行调整，从而保证了过流信号不损坏桥式电路。
[0107]本发明实施例提供了一种数字电源保护电路302，应用于桥式电路中，包括:信号预处理电路，信号产生电路及时序调整电路，信号预处理电路在接收到过流信号时，根据第一发波时序对过流信号进行预处理，得到第一参考信号，信号产生电路对第一发波时序的上升沿至第一参考信号的上升沿之间的时间计时，得到第一时间，在第一时间大于上一周期内第二次导通的功率开关的导通至发生过流之间的第二时间的情况下，将第一发波时序的上升沿延迟第二时间后产生第一关闭信号，时序调整电路根据第一关闭信号将第一发波时序从有效电平调整为无效电平。这样在上一周期内在第二次导通的功率开关的导通时间内发生过流，为了避免过流对桥式电路的损坏，需要根据第二时间对上一周期内控制第二次导通的功率开关的发波时序，即第二发波时序从有效电平调整为无效电平，同时在当前周期第一次导通的功率开关导通时发生过流信号较晚或者没有发生过流信号的情况下，根据第二时间对当前周期内控制第一次导通的功率开关的发波时序，即第一发波时序从有效电平调整为无效电平，从而使得上一周期内第二次导通的功率开关的导通时间与当前周期内第一次导通的功率开关的导通时间相等，从而保证了变压器的磁平衡，提高了桥式电路的可靠性。另外，时序调整电路还根据第一延时信号