驱动电路、集成电路装置以及电荷泵电路的控制方法
【技术领域】
[0001 ] 本发明涉及一种驱动电路、集成电路装置以及电荷泵电路的控制方法。
【背景技术】
[0002]作为使直流电压升高或降低的电荷泵电路，存在狄克逊型的电荷泵电路。
[0003]在专利文献I中公开了一种电荷泵驱动电路，所述电荷泵驱动电路通过使用恒定电流源来使时钟脉冲的波形钝化并进行输出，从而减少高频噪声的产生。
[0004]在专利文献I的电荷泵驱动电路中，没有考虑到在由互补型倒相电路构成的输出电路中流通的贯穿电流。由于贯穿电流的产生会导致电流消耗的增大、或变成噪声源，因此并不优选。
[0005]作为解决上述课题的方法之一，在专利文献2中公开了一种电荷泵驱动电路，所述电荷泵驱动电路通过在由互补型倒相电路构成的输出电路的P沟道型MOSFET(metal-oxi de-semi conductor field-effect transistor:金属氧化物半导体场效应晶体管)的栅极电压与N沟道型MOSFET的栅极电压之间设置电位差，从而抑制在P沟道型MOSFET以及N沟道型MOSFET中流通的贯穿电流，并减少高频噪声的产生。
[0006]专利文献1:日本特开2006-340436号公报
[0007]专利文献2:日本特开2009-21841号公报
【发明内容】
[0008]本发明是鉴于以上这种技术课题而被完成的。根据本发明的几种方式，能够提供一种能够减小的消耗电流的驱动电路、集成电路装置以及电荷泵电路的控制方法。
[0009]本发明是为了解决上述课题中的至少一部分而被完成的，能够作为以下的方式或应用例来实现。
[0010]应用例一
[0011]本应用例所涉及的驱动电路，具备:输出电路，其具有将对电荷泵电路进行驱动的驱动时钟信号输出至所述电荷泵电路的输出节点，所述输出电路根据第一时钟信号和在所述第一时钟信号的电压电平变化的期间内电压电平不变的信号即第二时钟信号，来生成所述驱动时钟信号，并根据所述第二时钟信号而在所述驱动时钟信号的电压电平变化之前的期间内，以提高所述输出节点的阻抗的方式进行控制。
[0012]根据本应用例，由于在驱动时钟信号的电压电平变化之前的期间内，将输出驱动时钟信号的输出节点控制为高阻抗状态，因此能够减小输出电路中流通的贯穿电流。因此，能够实现可减小消耗电流的驱动电路。
[0013]应用例二
[0014]在上述的驱动电路中也可以采用如下方式，S卩，所述输出电路在所述第一时钟信号的电压电平变化的期间之前的期间或之后的期间内，以提高所述输出节点的阻抗的方式进行控制。
[0015]根据本应用例，由于在第一时钟信号的电压电平变化的期间之前的期间或之后的期间内，将输出驱动时钟信号的输出节点控制为高阻抗状态，因此能够通过简单的电路结构来减小输出电路中流通的贯穿电流。
[0016]应用例三
[0017]在上述的驱动电路中也可以采用如下方式，S卩，所述第二时钟信号的频率为所述第一时钟信号的频率的两倍。
[0018]由此能够实现通过简单的电路结构来减小消耗电流的驱动电路。
[0019]应用例四
[0020]在上述的驱动电路中，也可以采用如下的方式，S卩，所述输出电路包括第一传导型的第一晶体管、第二传导型的第二晶体管和第三晶体管，所述第一晶体管被连接于第一电位与所述输出节点之间，所述第二晶体管和第三晶体管被串联连接于第二电位与所述输出节点之间，所述第一晶体管和所述第二晶体管根据所述第一时钟信号而被驱动，所述第三晶体管根据所述第二时钟信号而被驱动。
[0021]由此，能够实现通过简单的电路结构来减小消耗电流的驱动电路。
[0022]应用例五
[0023]本应用例所涉及的集成电路装置为，包括上述任意一个驱动电路和所述电荷泵电路的集成电路装置。
[0024]根据本应用例，由于包括能够减小消耗电流的驱动电路，因此能够实现能够减小消耗电流的集成电路装置。
[0025]应用例六
[0026]本应用例所涉及的电荷泵电路的控制方法为包括生成工序和控制工序的电荷泵电路的控制方法，其中，所述生成工序根据第一时钟信号和在所述第一时钟信号的电压电平变化的期间内电压电平不变的信号即第二时钟信号，来生成对电荷泵电路进行驱动的驱动时钟信号；所述控制工序根据所述第二时钟信号而在所述驱动时钟信号的电压电平变化之前的期间内，以提高输出所述驱动时钟信号的输出节点的阻抗的方式进行控制。
[0027]根据本应用例，由于在驱动时钟信号的电压电平变化之前的期间内，将输出驱动时钟信号的输出节点控制为高阻抗状态，因此能够减小在用于产生驱动时钟信号的输出电路中流通的贯穿电流。因此，能够实现能够减小消耗电流的电荷泵电路的控制方法。
【附图说明】
[0028]图1为第一实施方式所涉及的集成电路装置100的电路图。
[0029]图2为表示生成第一时钟信号CKl和第二时钟信号CK2的时钟信号生成电路20的结构示例的电路图。
[0030]图3为表示驱动电路I和时钟信号生成电路20的动作示例的时序图。
[0031]图4为第二实施方式所述涉及的集成电路装置10a的电路图。
[0032]图5为表示本实施方式所述涉及的电荷泵电路的控制方法的概要流程图。
【具体实施方式】
[0033]以下，使用附图对本发明的合适的实施方式进行详细说明。所使用的附图为便于说明的附图。另外，以下所说明的实施方式并不是对权利要求书所记载的本发明的内容进行不当限定的方式。另外，以下所说明的结构并非全部为本发明的必须结构要件。
[0034]1.驱动电路和集成电路装置
[0035]1-1.第一实施方式
[0036]图1为第一实施方式所涉及的集成电路装置100的电路图。
[0037]本实施方式所涉及的集成电路装置100以包括驱动电路I和电荷泵电路30的方式而被构成。
[0038]本实施方式所涉及的驱动电路I具备输出电路10，所述输出电路10具有将对电荷泵电路30进行驱动的驱动时钟信号(驱动时钟信号CPl和驱动时钟信号CP2)输出至电荷泵电路30的输出节点(输出节点A和输出节点B)。
[0039]输出电路10以包括第一传导型的第一晶体管Pll以及第一晶体管P21、第二传导型的第二晶体管N12以及第二晶体管N22、和第二传导型的第三晶体管N13以及第三晶体管N23的方式而被构成。在本实施方式中，第一传导型的第一晶体管Pll以及第一晶体管P21为P沟道型的MOSFET。另外，第二传导型的第二晶体管N12、第二晶体管N22、第三晶体管NI3以及第三晶体管N23为N沟道型的MOSFET。
[0040]第一晶体管Pll被连接于第一电位VDD与输出节点A之间，第二晶体管N12以及第三晶体管N13被串联连接于第二电位VSS与输出节点A之间。另外，也可以改变串联连接的顺序，而将第三晶体管N13配置于输出节点A与第二晶体管N12之间。
[0041]第一晶体管P21被连接于第一电位VDD与输出节点B之间，第二晶体管N22以及第三晶体管N23被串联连接于第二电位VSS与输出节点B之间。另外，也可以改变串联连接的顺序