Kl为高电平，第二时钟信号CK2为低电平。在这种情况下，第一晶体管Pll变成ON状态，第二晶体管NI2变成OFF状态，第三晶体管NI3变成OFF状态，输出节点A作为驱动时钟信号CPI而输出高电平。另夕卜，第一晶体管P21变成OFF状态，第二晶体管N22变成ON状态，第三晶体管N23变成OFF状态，输出节点B被控制为高阻抗状态。在图3中的时刻til之后，重复执行时刻t3至时亥IJ til的动作。
[0059]在以上的动作中，不存在第一晶体管P11、第二晶体管N12以及第三晶体管N13全部被控制为ON状态的期间。因此，在第一晶体管P11、第二晶体管N12以及第三晶体管N13作为理想的开关元件而发挥功能的情况下，不存在贯穿第一晶体管P11、第二晶体管N12以及第三晶体管NI3而流通的电流(贯穿电流)。
[0060]另外，在以上的动作中，不存在第一晶体管P21、第二晶体管N22以及第三晶体管N23全部被控制为ON状态的期间。因此，在第一晶体管P21、第二晶体管N22以及第三晶体管N23作为理想的开关元件而发挥功能的情况下，不存在贯穿第一晶体管P21、第二晶体管N22以及第三晶体管N23而流通的电流(贯穿电流)。
[0061]如此，根据本实施方式所涉及的驱动电路1，由于在驱动时钟信号(驱动时钟信号CPl和驱动时钟信号CP2)的电压电平变化之前的期间内，将输出驱动时钟信号(驱动时钟信号CPl和驱动时钟信号CP2)的输出节点(输出节点A和输出节点B)控制为高阻抗状态，因此能够减小输出电路10中流通的贯穿电流。因此能够实现能够减小消耗电流的驱动电路I。另外，能够减小由贯穿电流引起的噪声。
[0062]另外，由于无论第一时钟信号CKl和第二时钟信号CK2变成高电平的期间的长度如何，都能够减小贯穿电流，因此能够将第一时钟信号CKl和第二时钟信号CK2变成高电平的期间设定得较长，从而将电荷泵电路30中的电荷的传送时间设为较长。由此，能够实现即使在构成电荷泵电路30的电容元件Cl?C4的电容值较大的情况下也能够驱动的驱动电路I。
[0063]而且，时钟信号生成电路20通过将基准时钟信号OSC进行分频，而生成第一时钟信号CKl和第二时钟信号CK2，从而保持了驱动时钟信号CPl和驱动时钟信号CP2的电压电平发生变化的时刻的先后关系，其中，所述驱动时钟信号CPl和驱动时钟信号CP2是通过对第一时钟信号CKl和第二时钟信号CK2实施预定的逻辑运算而生成的。即使在对基准时钟信号OSC的频率进行了变更的情况下，也能够同样地获得减小贯穿电流的效果。因此，通过改变基准时钟信号OSC的频率，从而能够使电荷泵电路30的动作变得柔和。
[0064]在本实施方式所涉及的驱动电路I中，输出电路10在第一时钟信号CKl的电压电平变化的期间之前的期间或之后的期间内，将输出驱动时钟信号(驱动时钟信号CPl和驱动时钟信号CP2)的输出节点(输出节点A和输出节点B)控制为高阻抗状态。
[0065]根据本实施方式所涉及的驱动电路1，在第一时钟信号CKl的电压电平变化的期间之前的期间或之后的期间内，将输出驱动时钟信号(驱动时钟信号CPl和驱动时钟信号CP2)的输出节点(输出节点A和输出节点B)控制为高阻抗状态，因此能够通过简单的电路结构来减小输出电路10中流通的贯穿电流。
[0066]在本实施方式所涉及的驱动电路I中，第二时钟信号CK2的频率也可以为第一时钟信号CKl的频率的两倍。
[0067]由此，能够通过简单的电路结构来实现能够减小消耗电流的驱动电路I。另外，能够通过图2所示的这种简单的电路结构来构成时钟信号生成电路20。
[0068]另外，根据图1所示的驱动电路1，由于能够仅通过向使用了互补型逆变器的输出电路追加第三晶体管N13和第三晶体管N23来构成输出电路10，因此能够实现可通过简单的电路结构来减小消耗电流的驱动电路I。
[0069]另外，根据本实施方式所涉及的集成电路装置100，由于包括能够减小消耗电流的驱动电路1，因此能够实现可减小消耗电流的集成电路装置100。
[0070]另外，虽然在使用图3来进行说明的动作示例中，以第一时钟信号CKl和第二时钟信号CK2的占空比均为50%的情况下的示例来进行说明，但是，也可以根据需要来适当地设定第一时钟信号CKl和第二时钟信号CK2的占空比。即使在这种情况下，根据与上述的动作同样的理由而也将取得同样的效果。
[0071]1-2.第二实施方式
[0072]图4为第二实施方式所涉及的集成电路装置10a的电路图。对与第一实施方式所涉及的集成电路装置100相同的结构标注同一符号，并省略其详细的明。
[0073]本实施方式所涉及的集成电路装置10a以包括驱动电路Ia和电荷泵电路30的方式而被构成。驱动电路Ia以包括输出电路1a的方式而被构成。
[0074]输出电路1a以包括第一传导型的第一晶体管Pll和第一晶体管P21、第二传导型的第二晶体管N14和第二晶体管N24的方式而被构成。在本实施方式中，第一传导型的第一晶体管Pll和第一晶体管P21为P沟道型的MOSFET。另外，第二传导型的第二晶体管N14和第二晶体管N24为N沟道型的MOSFET。
[0075]第一晶体管Pll被连接于第一电位VDD与输出节点A之间，第二晶体管N14被连接于第二电位VSS与输出节点A之间。
[0076]第一晶体管P21被连接于第一电位VDD与输出节点B之间，第二晶体管N24被连接于第二电位VSS与输出节点B之间。
[0077]第一晶体管Pll和第一晶体管P21根据第一时钟信号CKl而被驱动。第二晶体管N14根据第一时钟信号CKl的反相信号与第二时钟信号CK2的逻辑积而被驱动。第二晶体管N24根据第一时钟信号CKl与第二时钟信号CK2的逻辑积而被驱动。
[0078]在本实施方式中，输出电路10以包括与门电路ANDlI和与门电路AND12的方式而被构成。与门电路ANDll将逆变器INl的输出信号与第二时钟信号CK2的逻辑积输出至第二晶体管N14的栅极。与门电路AND12将逆变器IN2的输出信号与第二时钟信号CK2的逻辑积输出至第二晶体管N24的栅极。
[0079]本实施方式所涉及的驱动电路Ia和时钟信号生成电路20的动作与使用图3进行说明的第一实施方式所涉及的驱动电路I相同。因此，即使在本实施方式所涉及的驱动电路Ia中，根据与第一实施方式所涉及的驱动电路I相同的理由而也会取得同样的效果。另夕卜，即使在本实施方式所涉及的集成电路装置10a中，根据与第一实施方式所涉及的集成电路装置100同样的理由而也会取得同样的效果。
[0080]2.电荷泵电路的控制方法
[0081]图5为表示本实施方式所述涉及的电荷泵电路的控制方法的概要的流程图。在以下，对使用第一实施方式所涉及的驱动电路I而实现的示例进行说明。
[0082]本实施方式所涉及的电荷泵电路30的控制方法包括:生成工序(步骤S100)和控制工序(步骤S102)，其中，所述生成工序(步骤S100)根据第一时钟信号CKl和在第一时钟信号CKl的电压电平变化的期间内电压电平不变的信号即第二时钟信号CK2，来生成对电荷泵电路30进行驱动的驱动时钟信号(驱动时钟信号CPl和驱动时钟信号CP2)，所述控制工序(步骤S102)根据第二时钟信号CK2而在驱动时钟信号(驱动时钟信号