M35的漏极分两路分别连接晶 体管M30的漏极、晶体管M37的源极；晶体管M36、M37的栅极相连接并接入偏置电压VblO， 晶体管M36的漏极分别连接晶体管M38的漏极、晶体管M40的栅极以及晶体管M41的栅极； 晶体管M37、M39的漏极相连接；晶体管M38、M39栅极相连接并接入偏置电压Vbll;晶体管 M38的源极分两路分别连接晶体管M31的漏极、晶体管M40的漏极；晶体管M39的源极分两 路分别连接晶体管M32的漏极、晶体管M41的漏极；晶体管M40的栅极分别连接晶体管M41 的栅极、晶体管M38的漏极，晶体管M40、M41、M33的源极相连接并接地；晶体管M37、M39的 漏极相连接并连接到运算放大器0PA2的电压输出端Vout2。Vin2+和Vin2-为运算放大器 0PA2的差分电压输入信号，Vout2为运算放大器0PA2的输出电压信号，Vb8、Vb9、VblO和 Vbll分别是偏置电压信号。
[0021] 图6为时钟产生模块的电路结构原理图，其中A和A为输入信号，D和5、F和豆 为输出时钟信号；与非门NANDI的一个输入端和信号A相连接，与非门NANDI的输出端分两 路分别连接反相器INV1、INV2的输入端，反相器INV1、INV5、INV9、INV11顺次串联连接，反 相器INV11的输出端口输出信号石并与反相器INV12的输入端连接；反相器INV2、INV6、 INV12顺次串联连接，与非门NAND2 -输入端与反相器INV6的输出端相连接，反相器INV12 的输出端口输出信号D并与反相器INV11的输入端口相连接；与非门NAND2的另一输入端 连接信号X，与非门NAND2的输出端分两路分别连接反相器INV3、INV4的输入端，反相器 INV3、INV7、INV13顺次串联连接，与非门NAND1的另一输入端与反相器INV7的输出端相 连接，反相器INV13的输出端口输出信号F并与反相器INV14的输入端连接；反相器INV4、 INV8、INV10、INV14顺次串联连接，反相器INV14的输出端口输出信号f并与反相器INV13 的输入端口相连接。
[0022] 电荷泵中的开关为传输门开关，亦即开关phila、philb、philc、phild、phi2a、 phi2b、phi2c、phi2d均为传输门开关。传输门开关包括晶体管M42、M43,晶体管M42的源极 和晶体管M43的漏极连接，晶体管M42的漏极和晶体管M43的源极连接，晶体管M42的栅极 接入控制信号Vc，晶体管M43的栅极接入反相控制信号^ ^当控制信号Vc为低电平时，反 相控制信号巧为高电平，晶体管M42和晶体管M43均导通，开关打开，信号由A点传输到B 点；当控制信号Vc为高电平时，反相控制信号;^为低电平，晶体管M42和晶体管M43均截 止，开关关断，具体如图7所示。
[0023] 本发明在传统电荷泵的核心电路进行改进，采用传输门开关代替传统的单管 开关，以降低电荷泄漏对电荷泵性能的影响；并采用相同的四路开关支路（图2中的 Branchl、2、3、4)并加入单位增益缓冲器，以提高充放电流匹配、抑制电荷分享，使得电荷泵 输出稳定、高精度的电压信号。
[0024] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人 员来说，在获知本发明中记载内容后，在不脱离本发明原理的前提下，还可以对其作出若干 同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。
【主权项】
1. 一种低电荷泄露的四支路电荷泵，其特征在于：包括电荷泵，电荷泵分别与偏置电 路模块、时钟产生模块相连接，电荷泵包括晶体管Ml、M2,晶体管Ml、M2的源极分别与电源 电压相连接，晶体管M1、M2的源极相连且连接至偏置电路模块的偏置电压输出端Vbl，晶体 管Ml的漏极分两路分别连接开关philc、phiId的一端，开关phiId的另一端分三路分别连 接运算放大器0PA2的输出端、运算放大器0PA2的反向输入端以及开关phi2d的一端；开关 Philc的另一端分三路分别连接运算放大器0PA2的正向输入端、运算放大器OPAl的正向输 入端以及开关phi2c的一端；开关phi2c、phi2d的另一端相连接并连接至晶体管M3的漏 极，晶体管M3的源极接地；晶体管M2的漏极分两路分别连接开关phila、philb的一端；开 关philb的另一端分两路分别连接运算放大器OPAl的正向输入端、开关phi2b的一端；开 关phila的另一端分两路分别连接运算放大器OPAl的反向输入端、开关phi2a的一端；开 关phi2a、phi2b的另一端相连接并连接至晶体管M4的漏极；晶体管M4、M3的栅极相连接 并连接至运算放大器OPAl的输出端，晶体管M3、M4的源极分别接地；开关phila、phi2a之 间的连接接点分两路分别连接电容Cp的一端、电阻Rl的a端，电阻Rl的b端连接电容Cl， 电容CUCp的另一端相连接并接地，电阻Rl的a端为电荷泵的电压输出端Vout。2. 根据权利要求1所述的低电荷泄露的四支路电荷泵，其特征在于：开关phila、 philb、philc、phild、phi2a、phi2b、phi2c、phi2d均为传输门开关。3. 根据权利要求I或2所述的低电荷泄露的四支路电荷泵，其特征在于：运算放大器 OPAl包括晶体管M10、Mil、M12、M13、M15、M16、M17、M26,晶体管M15、M16、M17、M26 的源极 均与电源电压相连接，晶体管M15、M16、M17的栅极相连接并连接偏置电压Vb2 ;晶体管M10、 M12的栅极相连接并连接差分输入信号Vinl+，晶体管M11、M13的栅极相连接并连接差分输 入信号Vinl-，晶体管M12的源极分别连接晶体管M13的源极以及晶体管M15的漏极；晶体 管MlO的源极分别连接晶体管Mll的源极、晶体管M14的漏极，晶体管M14的栅极连接偏置 信号Vb3,晶体管M14的源极接地；晶体管M16的漏极分两路分别连接晶体管MlO的漏极和 晶体管M18的源极；晶体管M17的漏极分两路分别连接晶体管Mll的漏极和晶体管M19的 源极；晶体管M18、M19的栅极相连接并接入偏置电压Vb4 ;晶体管M18的漏极分别连接晶体 管M20的漏极、晶体管M22的栅极以及晶体管M23的栅极；晶体管M19的漏极分别连接晶体 管M26的栅极、晶体管M24的源极、晶体管M25的漏极以及电容C2的一端；电容C2的另一 端与电阻R2的一端连接，电阻R2的另一端分别连接晶体管M26的漏极和晶体管M27的漏 极；晶体管M24、M25的栅极分别连接偏置电压Vb5、Vb6 ;晶体管M24的漏极和晶体管M25的 源极相连接且接点分三路分别连接晶体管M27的栅极、晶体管M21的漏极以及电容C3的一 端；电容C3的另一端与电阻R3的一端连接，电阻R3的另一端分别连接晶体管M26的漏极 和晶体管M27的漏极；晶体管M20、M21栅极相连接并接入偏置电压Vb7 ;晶体管M20的源极 分两路分别连接晶体管M12的漏极和晶体管M22的漏极；晶体管M21的源极分两路分别连 接晶体管M13的漏极和晶体管M23的漏极；晶体管M22栅极分别连接晶体管M23的栅极和 晶体管M20的漏极；晶体管M22、M23、M27、M14的源极相连接并接地；晶体管M26、M27的漏 极相连接并接到并连接到运算放大器OPAl的电压输出端Voutl。4. 根据权利要求1或2所述的低电荷泄露的四支路电荷泵，其特征在于：运算放大器 0PA2包括晶体管M28、M34、M35,晶体管M28、M34、M35的源极均与电源电压相连接，晶体管 M28、M34、M35的栅极相连接并连接偏置电压Vb8 ;晶体管M29、M31的栅极相连接并连接差 分输入信号Vin2+，晶体管M30、M32的栅极相连接并连接差分输入信号Vin2-，晶体管M31 的源极分别连接晶体管M32的源极、晶体管M28的漏极；晶体管M29的源极分别连接晶体管 M30的源极、晶体管M33的漏极；晶体管M33的栅极连接偏置电压Vb9,晶体管M33的源极接 地；晶体管M34的漏极分两路分别连接晶体管M29的漏极、晶体管M36的源极；晶体管M35 的漏极分两路分别连接晶体管M30的漏极、晶体管M37的源极；晶体管M36、M37的栅极相连 接并接入偏置电压VblO,晶体管M36的漏极分别连接晶体管M38的漏极、晶体管M40的栅极 以及晶体管M41的栅极；晶体管M37、M39的漏极相连接；晶体管M38、M39栅极相连接并接 入偏置电压Vbll;晶体管M38的源极分两路分别连接晶体管M31的漏极、晶体管M40的漏 极；晶体管M39的源极分两路分别连接晶体管M32的漏极、晶体管M41的漏极；晶体管M40 的栅极分别连接晶体管M41的栅极、晶体管M38的漏极，晶体管M40、M41、M33的源极相连接 并接地；晶体管M37、M39的漏极相连接并连接到运算放大器0PA2的电压输出端Vout2。
【专利摘要】本发明涉及一种低电荷泄露的四支路电荷泵，包括电荷泵，电荷泵分别与偏置电路模块、时钟产生模块相连接，电荷泵中所用开关均为传输门开关。本发明在传统电荷泵的核心电路进行改进，采用传输门开关代替传统的单管开关，以降低电荷泄漏对电荷泵性能的影响；并采用相同的四路开关支路并加入单位增益缓冲器，以提高充放电流匹配、抑制电荷分享，使得电荷泵输出稳定、高精度的电压信号。
【IPC分类】H02M3/07
【公开号】CN104935163
【申请号】CN201510299117
【发明人】李迪, 柴常春, 房涛, 石佐辰, 王瑜, 麻向平, 杨银堂
【申请人】西安电子科技大学
【公开日】2015年9月23日
【申请日】2015年6月3日