够维持正电位Vp和负电位Vn的电位电平的程度的电荷栗动作。因而，能够同步于差动时钟信号而控制在电荷栗11内流过的瞬时的电流，耐噪声性能提高。此外，通过将差动时钟信号的驱动能力减弱，还能实现耗电的降低。
[0086]缓冲电路32根据来自第一电位监视部33和第二电位监视部34的信号，判断正电位Vp及/或负电位Vn是否与所希望的电位电平相差规定的电位电平以上，相差规定的电位电平以上的情况下，进行将差动时钟信号的驱动能力提高的动作，在只相差不足规定的电位电平的情况下，进行将差动时钟信号的驱动能力降低的动作。
[0087]此外，缓冲电路32也可以将差动时钟信号的驱动能力阶段性地或连续性地调整。该情况下，通过第一电位监视部33和第二电位监视部34，检测正电位Vp的实测值与目标值之间的差分，并检测负电位Vn的实测值与目标值之间的差分，缓冲电路32基于这些差分来阶段性地或连续性地调整差动时钟信号的驱动能力即可。
[0088]另外，并不需要将基准电位切换部31和缓冲电路32双方设置在正负电位生成电路1内，只要将基准电位切换部31和缓冲电路32的至少一方设置在正负电位生成电路1内即可。此外，在将基准电位切换部31和缓冲电路32双方设置在正负电位生成电路1内的情况下，优选使基准电位切换部31和缓冲电路32联动动作。S卩，正电位Vp和负电位Vn的至少一方与预先设想的所希望的电位相差规定的电位电平以上的情况下，优选的是，将基准电位切换部31设为开而将电荷栗11内的基准节点设定为基准电位，并且通过缓冲电路32使差动时钟信号的驱动能力增大。此外，正电位Vp和负电位Vn的至少一方与预先设想的所希望的电位只相差不足规定的电位电平的情况下，优选的是，将基准电位切换部31设为关，并且通过缓冲电路32使差动时钟信号的驱动能力降低。
[0089]这样，在第三实施方式中，由于设置对是否将电荷栗11内的基准节点设定为基准电位进行切换的基准电位切换部31，所以在正电位Vp和负电位Vn的至少一方的电位电平发生了变动的情况下，能够将基准节点强制性地设定为基准电位而使电荷栗动作高速化，即使负载变动有变动，也能够使正电位Vp和负电位Vn迅速恢复到所希望的电位。
[0090]此外，在第三实施方式中，由于设置可切换差动时钟信号的驱动能力的缓冲电路32，所以能够在正电位Vp和负电位Vn达到所希望的电位之前提高差动时钟信号的驱动能力，使电荷栗动作高速化，能够将正电位Vp和负电位Vn迅速设定为所希望的电位电平。
[0091]在图7中，使电荷栗11的内部结构与图2相同，但也可以与图6相同。此外，在图7的正电位Vp的节点，也可以连接与图6同样的上拉用的二极管。
[0092]本发明的形态不限定于上述的各个实施方式，还包括本领域技术人员可想到的各种变形，本发明的效果也不限定于上述的内容。即，在不脱离从权利要求的范围中规定的内容及其等价物导出的本发明的概念性思想和主旨的范围内，能够进行各种追加、变更以及部分性的删除。
【主权项】
1.一种正负电位生成电路， 具备: 电荷栗，从一端侧输出正电位，并且从另一端侧输出负电位； 第一滤波器，将上述正电位中包含的高次谐波噪声除去； 第一箝位电路，对上述第一滤波器的输出电位进行调整； 第二滤波器，将上述负电位中包含的高次谐波噪声除去；以及 第二箝位电路，对上述第二滤波器的输出电位进行调整； 上述电荷栗使从上述一端侧输出的电流全部流向上述第一滤波器，并且使从上述第二箝位电路通过上述第二滤波器的电流全部流向上述另一端侧。2.如权利要求1所述的正负电位生成电路， 上述差动时钟信号具有相位相互反相的第一时钟信号及第二时钟信号； 上述电荷栗具有: 多个CMOS对，将具有并联连接的第一 CMOS电路和第二 CMOS电路的CMOS对串联连接多个而成； 第一电容器，连接在上述多个CMOS对各自的上述第一 CMOS电路的栅极及对应的上述第二 CMOS电路的漏极、与上述第一时钟信号的供给节点之间；以及 第二电容器，连接在上述多个CMOS对各自的上述第二 CMOS电路的栅极及对应的上述第一 CMOS电路的漏极、与上述第二时钟信号的供给节点之间； 串联连接的上述多个CMOS对中的一端侧的CMOS对连接于上述一端侧，上述多个CMOS对中的另一端侧的CMOS对连接于上述另一端侧。3.如权利要求1所述的正负电位生成电路， 上述差动时钟信号具有相位相互反相的第一时钟信号及第二时钟信号； 上述电荷栗具有: 正向串联连接的多个二极管；以及 第一电容器或第二电容器，连接在串联连接的上述多个二极管的每一个级间与上述第一时钟信号或上述第二时钟信号的供给节点之间； 串联连接的上述多个二极管中的一端侧的二极管的阴极连接于上述一端侧，上述多个二极管中的另一端侧的二极管的阳极连接于上述另一端侧。4.如权利要求1?3中的任一项所述的正负电位生成电路，具备: 第一电位监视部，监视上述第一滤波器的输出电位； 第二电位监视部，监视上述第二滤波器的输出电位；以及 基准电位切换部，根据上述第一电位监视部及上述第二电位监视部的监视结果，对是否将上述电荷栗内的基准节点的电位设定为规定的基准电位进行切换。5.如权利要求4所述的正负电位生成电路， 上述基准电位切换部，在上述第一滤波器及上述第二滤波器的输出电位分别达到所希望的电位之前，将上述基准节点的电位设定为上述基准电位。6.如权利要求1?3中的任一项所述的正负电位生成电路，具备: 第一电位监视部，监视上述第一滤波器的输出电位； 第二电位监视部，监视上述第二滤波器的输出电位；以及 驱动能力调整部，根据上述第一电位监视部及上述第二电位监视部的监视结果，对上述差动时钟信号的驱动能力进行调整。7.如权利要求6所述的正负电位生成电路， 上述驱动能力调整部，在上述第一滤波器及上述第二滤波器的输出电位分别达到所希望的电位之前，将上述差动时钟信号的驱动能力提高，在达到上述规定的电位之后，将上述差动时钟信号的驱动能力降低。8.如权利要求1?3中的任一项所述的正负电位生成电路， 具备: 第一电位监视部，监视上述第一滤波器的输出电位； 第二电位监视部，监视上述第二滤波器的输出电位； 基准电位切换部，根据上述第一电位监视部及上述第二电位监视部的监视结果，对是否将上述电荷栗内的基准节点的电位设定为基准电位进行切换；以及 驱动能力调整部，根据上述第一电位监视部及上述第二电位监视部的监视结果，对上述差动时钟信号的驱动能力进行调整； 在上述第一滤波器及上述第二滤波器的输出电位分别达到所希望的电位之前，在由上述基准电位切换部将上述基准节点的电位设定为上述基准电位的状态下，上述驱动能力调整部将上述差动时钟信号的驱动能力提高，在上述第一滤波器及上述第二滤波器的输出电位分别达到所希望的电位之后，只要不发生这些输出电位的电位变动，在上述基准电位切换部停止对上述基准节点进行的上述基准电位的电位设定的状态下，上述驱动能力调整部将上述差动时钟信号的驱动能力降低。
【专利摘要】实施方式提供一种使生成正电位和负电位时发生的高次谐波噪声不重叠到接地线上的正负电位生成电路。根据一个实施方式，正负电位生成电路具备：从一端侧输出正电位且从另一端侧输出负电位的电荷泵；将正电位中包含的高次谐波噪声除去的第一滤波器；对第一滤波器的输出电位进行调整的第一箝位电路；将负电位中包含的高次谐波噪声除去的第二滤波器；以及对第二滤波器的输出电位进行调整的第二箝位电路。电荷泵使从一端侧输出的电流全部流向第一滤波器，并使从第二箝位电路通过第二滤波器的电流全部流向另一端侧。
【IPC分类】H02M3/07, H02M1/34, H02M1/12
【公开号】CN105281565
【申请号】CN201510027696
【发明人】濑下敏树
【申请人】株式会社东芝
【公开日】2016年1月27日
【申请日】2015年1月20日
【公告号】US20150372591