充电泵、电位转换电路及开关电路的制作方法
【专利说明】充电泵、电位转换电路及开关电路
[0001]本申请以2014年6月23日申请的日本专利申请2014 — 128600号为基础，并享受其优先权，在此通过引用而包含其全部内容。
技术领域
[0002]在此说明的实施方式总的涉及充电栗、电位转换电路及开关电路。
【背景技术】
[0003]在便携电话、智能手机等便携终端的高频电路部中，发送电路和接收电路经由高频信号用开关电路(以下，称作高频开关电路)选择性地连接到共同的天线。
[0004]以往，对于这样的高频开关电路的开关元件，一直在用使用了化合物半导体的HEMT(High Electron Mobility Transistor:高电子迀移率晶体管)，但根据近年的低价格及小型化的要求，探讨将其置换为形成于娃基板上的MOSFET (Metal Oxide SemiconductorField Effect Transistor:金属氧化物半导体场效晶体管)。
[0005]可是，在通常的硅基板上所形成的MOSFET存在如下问题:由于源电极或漏电极与娃基板之间的寄生电容大，且娃为半导体，因此尚频?目号的电力损失大。因而，提出有将尚频开关电路形成在SOI (Silicon On Insulator)基板上的技术。
[0006]高频开关的接通电位是高频开关内的MOSFET成为导通状态的、接通电阻变得足够小的栅极电位。而且，断开电位是MOSFET成为截止状态的、即使高频信号重叠也能够充分维持截止状态的栅极电位。
[0007]当接通电位低于所希望的电位(例如3V)时，高频开关内的FET的接通电阻变低，插入损失和接通畸变增大。而且，当断开电位高于所希望的电位(例如一 2V)时，最大允许输入功率降低，断开畸变增大。
[0008]这样，当高频开关的栅极电位在接通时及断开时均未设定为最佳电位时，高频开关的电特性变差。由于这样的原因，而需要用于将高频开关的栅极电位设定成所希望的电位的电源电路。
[0009]为了生成所希望的电位，使用例如电平移位器。但是，构成电平移位器的FET的耐压并不那么高，因此根据所希望的电位的电位电平，可能存在超出FET的耐压能力的情况。
【发明内容】
[0010]实施方式提供在耐压上限制少的充电栗及电位转换电路、高次谐波畸变小的开关电路。
[0011]根据一个实施方式，充电栗具备:正电位生成电路，连接在基准电位节点与输出节点之间，生成正电位；以及负电位生成电路，连接在上述基准电位节点与上述输出节点之间，生成负电位，上述正电位生成电路具有:多级第一整流元件，串联连接在上述基准电位节点与上述输出节点之间；第一电容器及第二电容器，各自的一端交替地连接在上述多级第一整流元件的级间；第一端口，向上述第一电容器的另一端供给第一时钟信号；以及第二端口，向上述第二电容器的另一端供给与上述第一时钟信号相位相反的第二时钟信号，上述负电位生成电路具有:多级第二整流元件，在上述基准电位节点和上述输出节点之间，与上述多级第一整流元件反向地串联连接；第三电容器及第四电容器，各自的一端交替地连接在上述多级第一整流元件的级间；第三端口，向上述第三电容器的另一端供给第三时钟信号；以及第四端口，向上述第四电容器的另一端供给与上述第三时钟信号相位相反的第四时钟信号。
[0012]根据上述结构的充电栗，能够提供在耐压上限制少的充电栗以及电位转换电路、高次谐波畸变小的开关电路。
【附图说明】
[0013]图1是示出具备第一实施方式的充电栗1以及电位转换电路2的开关电路3的概略结构的框图。
[0014]图2是示出第一时钟生成器11和第二时钟生成器12的内部结构的电路图。
[0015]图3是示出充电栗1的内部结构的一个例子的电路图。
[0016]图4中，(a)是输入到开关电路3的控制信号S1的信号波形图，(b)是充电栗1的输出信号的信号波形图。
[0017]图5A是示出对电位转换电路2的输出节点OUT连接了正电位钳位电路19的例子的框图。
[0018]图5B是示出对电位转换电路2的输出节点OUT连接了负电位钳位电路20的例子的框图。
[0019]图6中，(a)是示出与图4(a)同样的控制信号S1的信号波形的图，(b)是示出设置了正电位钳位电路19的情况下的充电栗1的输出信号波形的图。
[0020]图7是不出使尚频开关部4的内部结构的一部分与图1的尚频开关部4不同的例子的图。
[0021]图8是示出第二实施方式的开关电路3的概略结构的框图。
[0022]图9是示出振荡器21的内部结构的电路图。
[0023]图10是图8的开关电路3的第一变形例，是将正电位钳位电路19连接在电位转换电路2的输出节点OUT的图。
[0024]图11是图8的开关电路3的第二变形例，是在开关电路3内的各FET的主体与栅极之间连接有二极管的图。
[0025]图12是示出第三实施方式的高频开关部4的详细结构的电路图。
[0026]图13是第三实施方式的电位转换电路2及其周边电路的框图。
[0027]图14是示出电平移位器36的内部结构的一个例子的电路图。
[0028]图15是示出第四实施方式的高频开关部4的详细结构的电路图。
[0029]图16是第四实施方式的电位转换电路2及其周边电路的框图。
【具体实施方式】
[0030]以下，参照【附图说明】本发明的实施方式。在以下的实施方式中，以充电栗、电位转换电路及开关电路内的特征性结构及动作为中心进行说明，但在充电栗、电位转换电路及开关电路中，可能存在以下说明中省略了的结构及动作。但是，这些省略的结构及动作也包含于本实施方式的范围中。
[0031](第一实施方式)
[0032]图1是示出具备第一实施方式的充电栗1及电位转换电路2的开关电路3的概略结构的框图。图1的开关电路3具备电位转换电路2和高频开关部4。
[0033]高频开关部4具有连接在高频信号节点RF与接地节点之间的分流(shunt) FET组5。分流FET组5根据电位转换电路2的输出电位而接通或者断开，在接通的状态下使高频信号节点RF与接地节点短路，在断开的状态下将高频信号节点RF与接地节点截断。
[0034]分流FET组5具有在高频信号节点RF与接地节点之间串联连接的多个FET6。之所以设置多个FET6，是为了将对一个FET6的漏极一源极间施加的电压抑制为FET6的耐压以下。各FET6的栅极经由阻抗元件Rggl?[N]与电位转换电路2的输出节点共同地连接。而且，在各FET6的漏极一源极间连接有阻抗元件Rdsl?[N]。阻抗元件Rdsl?[N]用于在FET6断开时不会使漏极一源极间电压不稳定。
[0035]在图1的高频开关部4中，仅设置一个分流FET组5，电位转换电路2将该分流FET组5内的全部FET6在相同的定时切换成接通或者断开。
[0036]电位转换电路2对从开关电路3的外部输入的控制信号的电位电平进行转换，生成用于切换分流FET组5的接通/断开的切换控制信号Cont。
[0037]电位转换电路2具有变频器INV1、INV2、第一时钟生成器11、第二时钟生成器12及充电栗1。
[0038]变频器INV1、INV2为二级串联连接，后级的变频器INV2的输出供给至第一时钟生成器11，前级的变频器INV1的输出供给至第二时钟生成器12。
[0039]第一时钟生成器11在控制信号S1是第一逻辑时进行振荡动作，生成相位相互反转的第一时钟信号CK1及第二时钟信号CK1/。第二时钟生成器12在控制信号S1是第二逻辑时进行振荡动作，生成相位相互反转的第三时钟信号CK2及第四时钟信号CK2/。
[0040]第一时钟生成器11和第二时钟生成器12的内部结构相同，以例如图2那样的电路构成。图2的电路具有电流反射镜部13及串联连接的五级的逻辑反转部14。
[0041 ] 电流反射镜部13中流动与控制信号端口 EN的逻辑相应的电流。电流反射镜部13具有:在电源电位Vdd的节点与接地节点之间串联连接的PM0S晶体管Q1、阻抗元件R1及NM0S晶体管Q2 ;与PM0S晶体管Q1电流反射镜连接的PM0S晶体管Q3 ;以及连接在该PM0S晶体管Q3的漏电极与接地节点之间的NM0S晶体管Q4。
[0042]五级的逻辑反转部14中，最初的三级构成环式振荡器15。在环式振荡器15内的各逻辑反转部14的输出节点与接地节点之间分别连接有电容器C。从前端(图中左侧)起的第三级的逻辑反转部14的输出节点与初级的逻辑反转部14的输入节点连接。从环式振荡器15的后级侧的第四级的逻辑反转部14的输出节点输出第二时钟信号CK1/或者第四时钟信号CK2/，从第五级的逻辑反转部14的输出节点输出第一时钟信号CK1或者第三时钟信号CK2。
[0043]各逻辑反转部14具有在电源电位Vdd的节点与接地节点之间串联连接的四个晶体管Q5?Q8。这些晶体管的导电型按照相对于电源电压Vdd的节点由近及远的顺序，依次为PM0S晶体管Q5、PM0S晶体管Q6、NM0S晶体管Q7、NM0S晶体管Q8。PM0S晶体管Q5与电流反射镜部13内的PMOS晶体管Q1构成电流反射镜电路。因此，在PMOS晶体管Q5中，流动与PMOS晶体管Q1成比例的电流。而且，NMOS晶体管Q8与NMOS晶体管Q4构成电流反射镜电路。因此，在NMOS晶体管Q8中，流动与NMOS晶体管Q4成比例的电流。
[0044]在控制信号端口 EN是高(high)(第一逻辑)的情况下，在电流反射镜部13中流动电流，所以环式振荡器15进行振荡动作，输出第一时钟信号CK1 (第三时钟信号CK2)和第二时钟信号CKl/