用于准谐振高功率因数反激式变换器的控制方法和设备的制造方法
【专利摘要】本公开涉及用于准谐振高功率因数反激式变换器的控制方法和设备。一种高功率因数准谐振变换器将AC电力线输入转换为DC输出以给负载(通常为LED串)供电。功率输入被馈送到由功率开关控制的变压器中。功率开关由具有成形电路的控制器来驱动。成形电路使用电流生成器、开关电阻器和电容器来产生正弦基准电压信号。控制器基于电压基准信号来驱动功率开关，从而导致变压器的初级绕组中的正弦输入电流，导致变换器的高功率因数和低总谐波失真。
【专利说明】
用于准谐振高功率因数反激式变换器的控制方法和设备
技术领域
[0001] 本公开设及变换器，并且更具体地设及用于准谐振AC/DC离线变换器的控制设 备。
【背景技术】
[0002] 用于灯泡更换的基于LED的灯的变换器W及特别地离线驱动器常常期望具有大 于0.9的功率因数、低总谐波失真灯皿）并且提供安全隔离。同时，由于成本原因，期望在 不闭合反馈回路的情况下调节针对适当L邸驱动所需要的输出DC电流。
[0003] 高功率因数化i-p巧反激式变换器能够使用简单且廉价的功率级满足功率因数 和隔离规范。在hi-PF反激式变换器中，不存在直接连接在输入整流器桥的DC侧两端的储 能电容器，使得向功率级施加的电压被正弦整流。为了实现高PF，输入电流必须跟踪输入电 压，从而引发时间相关的输入至输出功率流。作为结果，输出电流包含主线的频率两倍的大 AC分量。
[0004] 通常在适当延迟之后，准谐振反激式变换器具有与变压器去磁（即次级电流已经 变为零）的时刻同步的功率开关导通。运允许导通发生在跟随去磁的漏极电压振铃的谷， 常常称为"谷切换"。最常见地，使用峰电流模式控制，所W功率开关的关断通过电流感测信 号达到由调节输出电压或电流的控制回路编程的值来确定。 阳〇化]在反激式变换器中，输入电流是仅在功率开关的导通时间期间流动的初级电流的 平均，从而导致由对应于功率开关的关断时间的空隙分开的一系列=角波。运种"斩波"使 得初级电流的平均值低于峰值的一半，并且依赖于=角波的占空比。作为结果，输入电流不 再与峰的包络成比例，并且不像正弦包络，输入电流不是正弦的。虽然保持正弦状形状，但 是输入电流失真。运一失真正弦输入电流导致未能实现低T皿或单位一功率因数的反激式 变换器。
[0006] 图1示出根据现有技术的高功率因数化-P巧准谐振（QR)反激式变换器30的示 意图。在初级侧，反激式变换器30包括桥式整流器34,桥式整流器34具有被配置为从AC 电力线接收AC电压的输入32、连接到接地的第一输出、W及第二输出，整流器被配置为在 第二输出处产生经整流电压Vi。（ 0 )。变换器30还包括电容器Cm,其用作高频平滑滤波器， 连接在桥式整流器34的输出端子两端，其中负端子连接到接地。变压器36的初级绕组Lp 具有连接到电容器Cm的正端子的一端，并且变压器36还包括禪合到电阻器R ZO)的辅助绕 组L。。、。初级绕组Lp的另一端连接到功率开关M的漏极。功率开关M具有经由感测电阻器 Rs连接到接地的源极端子，电阻器R S允许将流过M的电流（即当M导通时流过L P的电流） 读取为电阻器Rs本身两端的正电压降。控制器38控制功率开关M。变换器的初级侧还包 括电阻分压器和错位电路39,电阻分压器由与电容器Cm并联连接的电阻器R。和Rb构成， 错位电路39对由初级绕组Lp的漏电感产生的漏极电压上的尖峰进行错位。
[0007] 在变换器的次级侧，变压器36的次级绕组Lg具有连接到次级接地的一端和连接 到二极管D的正极的另一端，二极管D具有连接到电容器C。。,的正极板的负极，电容器C。。， 具有其连接到次级接地的负极板。运一反激式变换器30在C。。,两端的其输出端子处生成 DC电压V。。" DC电压V。。,将供应负载（未示出）。负载通常是高亮度LED串。
[000引要调节的量（输出电压V。。,或者输出电流I。。,）与基准值进行比较，并且生成依赖 于它们的差异的误差信号I?。运一信号通过隔离反馈块40传送到初级侧，隔离反馈块40 通常由光禪合器（或者能够跨越符合IEC60950的安全要求的隔离屏障的其他装置）实现。 在初级侧，运一误差信号是从控制器38中的专用引脚FB陷落的电流Iw从而产生所述引 脚FB上的控制电压V。。如果由位于隔离反馈块40内部的频率补偿网络确定的整体控制回 路的开环带宽足够窄一一通常低于20化一一并且假定稳态操作，则至少对于一级近似，控 制电压V。可被视为DC电平。
[0009] 在控制器38内部，控制电压V。内部地馈送到乘法器块42的一个输入中，乘法器块 42具有经由引脚MULT和电阻分压器RyRb的中点接收在C 1。两端感测的瞬时经整流线电压 Vin(目）的一部分的另一输入。
[0010] 乘法器块42的输出是经整流正弦波与DC电平的乘积，于是仍然为经整流正弦波， 其振幅依赖于均方根线电压Vm ( 0 )和控制电压V。的振幅；运将是峰值初级电流的基准电 压 VcSref (白）。 W11] Vcskw( 0 )信号被馈送到脉冲宽度调制比较器44的反相输入，脉冲宽度调制比较 器44在其非反相输入处接收在感测电阻器Rs两端感测的电压Vcs(t，0)，电压Vcs(t，0) 是与流过变压器36的初级绕组Lp和功率开关M(当功率开关导通时）的瞬时电流Ip(t，0) 成比例的电压。假定功率开关M初始导通，通过初级绕组Lp的电流将倾斜升高，并且R S两 端的电压也将倾斜升高。当Vcs (t，0 )等于Vcskw( 0 )时，PWM比较器44重置SR触发器 46，SR触发器46关断功率开关M。因此，乘法器42的输出（成形为经整流正弦波）确定了 初级绕组Lp中的电流的峰值，作为结果，该电流将由经整流正弦波包络。
[0012] 当功率开关M关断时，存储在初级绕组Lp中的能量通过磁禪合被传送到次级绕 组L,，并且然后倾卸到输出电容器C。。,和负载中，直到次级绕组L ,完全去磁。此时，二极管 D打开，并且漏极节点变得浮动，在次级绕组LS和二极管D导通的情况下漏极节点固定在 Vm( e )+Vk。由于其开始与初级绕组Lp谐振的寄生电容，漏极节点电压将趋向于通过阻尼振 铃最终达到瞬时线电压Vm ( 0 )。跟随变压器36去磁的迅速漏极电压跌落通过辅助绕组La。、 和电阻器RztD禪合到控制器38的引脚ZCD。每次其检测到落至低于阔值的下降沿时，过零 检测器狂CD)块48释放脉冲，并且运一脉冲设置SR触发器46并且驱动功率开关M导通， 从而开始新的开关周期。
[0013] 在ZCD块48和SR触发器46的设置输入之间的或口 50允许启动器块52的输出 发起开关周期。启动器块52在上电时当没有信号在引脚ZCD输入上可用时产生信号，并且 在引脚ZCD输入上的信号因任何原因损耗的情况下，防止变换器30卡住。
[0014] 假定0 G (0, 31)，根据考虑中的控制方案，初级电流的峰包络由下式给出； 阳0巧]Ipkp (目）=Ip 灯ON，目）=IpKp Sin 白.
[0016] 值得注意的是，运一方案导致功率开关M的恒定导通时间Tw:
[0017]
[001引为简单起见，功率开关M的关断时间Twp( 0)将被视为与时间T?( e) -致，在时 间!"( e)期间电流在次级侧流通。换言之，将忽略初级开关两端的电压振铃直到达到振铃 合的时间间隔Tk。只要Tk< < T WP ( 9 )，运是可接雙的。
[0019] 因此，开关周期T(0)由下式给出：
[0020] T(目）=Ton 巧 FW(白）.
[0021] 考虑初级绕组L。两端的伏秒平衡，可能写出：
[0022]
[0023] 其中Vk是在时间间隔T"(e)内在变压器36的初级绕组Lp两端看到的反射电压， 即输出电压Vuut乘初级对次级应数比n-N p/X:
[0024]
[002引其中Vp是次级二极管D上的正向压降。因此，T(0)可改写为：
[0026] T(白）=T〇n(1+Kv Sin 白） W27]其中 Kv-VpkAk.
[0028] 变换器30的输入电流被发现为平均开关周期内的初级绕组Lp中的初级电流Ip (t， 0)。Ip(t，0)是图2的右手侧图中的灰色S角波系列，所W发现：
[0029]
O )
[0030] 运示出输入电流不是纯正弦波。绘制在图3a中的针对不同Ky值的函数Sin 0 / (1+Ky sine)在线频率的两倍下是周期性偶函数。相反地，从市电汲取的电流在线频率下 将是它的"奇对应"，如图3b所示。
[003U 运一电流仅对于Ky= 0是正弦；当Ky声0时，虽然保持正弦状形状，输入电流失 真，Ky越高失真越高。由于Ky不能为零（运将要求反射电压趋向于无穷大），即使在理想的 情况下，运一现有技术QR控制方案未许可反激式变换器30中的输入电流的零总谐波失真 灯皿）或者单位一功率因数。
[0032] 图4示出针对图1的变换器30的输入电流T皿和功率因数对Ky的绘图。
[0033] 虽然失真显著，尤其是在高线（即高Ky)处，但是单独谐波仍然完全在由针对谐波 电流发射限制的规章 IEC61000-3-2(或其日本同源巧IDA-Mm)考虑的限制内。针对真实 世界应用的谐波测量的示例示出在图5中。出于运一原因，目前广泛使用化-PF QR反激式 变换器，尤其是在其中规章要求与电力线的安全隔离的固态照明（SSL)应用中。运些包括 用于住宅和专业照明的从几瓦到几十瓦的L邸驱动器。
[0034] 仍然考虑S化市场，最近运种固有失真成为问题。事实上，如图4的绘图所示，难W 满足在一些地理区域中正成为市场规范的目标T皿<10% (或甚至更低）。即使在高线处， 也应该使用低值的Ky,运意指高的反射电压Vk;因为反激式变换器中的功率MOSFET应该针 对显著大于VpKmax+VK的击穿电压进行额定，原则上高V K使用高额定电压MOSFET来提供，运 是更昂贵的并具有更高的寄生损耗。在实践中，目标Vu可能是高的，使得具有足够额定电 压的MOSFET可能在成本方面过高或者引发太多的功率损耗，或者甚至不可用。
【发明内容】
[0035] 本公开的一个实施例是具有正弦输入电流、实现低总谐波失真和高功率因数的准 谐振反激式变换器。
[0036] 本公开的一个实施例设及控制电路，其通过峰值电流模式控制使得化-PF QR反激 式变换器能够从输入源汲取正弦电流。
[0037] 本公开的一个实施例设及用于控制功率电路的功率晶体管的设备。设备具有驱动 器电路，驱动器电路包括被配置为接收电压基准信号的第一输入、和被配置为基于电压基 准信号来驱动功率晶体管的输出。驱动器控制电路被配置为向驱动器电路提供电压基准信 号，其中驱动器控制电路包括乘法器，乘法器具有被配置为接收基于来自功率电路的反馈 信号的第一信号的第一输入、被配置为接收第二信号的第二输入、和输出，乘法器被配置为 基于第一和第二信号的乘法来产生乘法器信号。驱动器控制电路还包括：被禪合到乘法器 并且被配置为产生电流基准信号的第一电流生成器、被禪合到第一电流生成器的输出的电 阻器、和被配置为当功率晶体管导通时将电阻器与电容器并联禪合的开关。
【附图说明】
[0038] 图1示出根据现有技术的化-PF QR反激式变换器的示意图。
[0039] 图2示出图1中的电路在正常操作期间的波形。
[0040] 图3a示出图1的电路中的平均初级电流的形状。
[0041] 图3b示出图1的电路中的输入电流的形状。
[0042] 图4示出使用图1的电路获得的输入电流的T皿和功率因数的绘图。
[0043] 图5示出图1的化-PF QR反激式变换器中的谐波测试结果。
[0044] 图6示出升压变换器W及关于线周期时间尺度的电流波形。 W45] 图7图示根据本公开的化-PF QR反激式变换器的示意图。
[0046] 图8图示图7中的电路在正常操作期间的波形。
[0047] 图9示出根据本公开的化-PF QR反激式变换器的备选实施例。 W48] 图10图示图9中的电路在正常操作期间的波形。 W例图11示出使用现有PFC控制器的本公开的备选实施例。
[0050] 图12示出针对图7中的电路在Vi。= 90VAC和全负载下的仿真结果。
[0051] 图13示出针对图7中的电路在V。= 265Vac和全负载下的仿真结果。 阳化引图14示出在根据现有技术的变换器上在Vin= IlOVac(左）和Vm= 230Vac(右） 下的实验结果。 阳化引 图15示出在图11的变换器上在Vm= IlOVac(左）和Vin = 230Vac(右）下的 实验结果。
[0054] 图16示出在现有技术方法和图11的实施例之间的实验性能比较。
【具体实施方式】 阳化日]本公开给出了新控制方法，其通过峰值电流模式控制使得化-PF QR反激式变换器 能够理想地从输入源汲取正弦电流，从而像W相同方式操作的升压变换器来执行。
[0056] 本公开的一个构思源于观察在图2的右手侧所示的波形并且将它们与升压变换 器的那些波形（连同拓扑示出在图6中）进行比较。在升压变换器中，输入电流是电感器电 流的平均，电感器电流在功率开关的导通时间和关断时间两者期间都流动。作为结果，作为 一系列连续=角波，电感器电流的平均值是峰值的一半。还有，考虑到峰的包络是正弦的， 输入电流将是正弦的。
[0057] 相比之下，在图1的现有技术反激式变换器中，输入电流是初级电流的平均，初级 电流仅在功率开关的导通时间期间流动，并且是一系列由对应于功率开关的关断时间的空 隙分开的=角波，如图2所示。运一"斩波"使得初级电流的平均值低于峰值的一半并且依 赖于=角波的占空比。作为结果，输入电流不再与峰的包络成比例，并且不像正弦的包络， 输入电流将不是正弦的。
[005引为了定量地表达运一点，值得重新审视（1):
[0059]
W60] 表示初级电流的峰包络的项Ipkp( 0 )是正弦的，所W失真由项T?/T( 0 )引发，Tcw/ T(0)由斩波的初级电流引入、不是恒定的灯。八直定，但是T(0)不恒定）。 W61] 发明人发现，如果确定Ipkp( e )的电流基准VcSkw( 0 )通过项T( 0 )/Tw失真，运将 消除通过平均引入的项Tw/T( 0 )，并且导致正弦平均初级电流，即导致正弦输入电流。于 是，控制目的可W用W下项来表达：
[0062]
捣
[0063] 其中T。康示为瞬时线相位0的函数。实际上，通过与现有技术方法不同的方法， 它不必要恒定。
[0064] 图7示出根据本公开的一个实施例的hi-PF反激式变换器100A。图7的变换器 IOOA在初级侧具有桥式整流器104,桥式整流器104具有被配置为从AC电力线接收AC电 压的输入106、连接到接地的第一输出、W及第二输出，整流器被配置为在第二输出处产生 经整流电压Vi。（ 0 )。变换器IOOA还包括电容器Cm,其用作高频平滑滤波器，连接在桥式整 流器104的输出端子两端，其中负端子连接到接地。变压器108的初级绕组Lp具有连接到 电容器Cm的正端子的一端，并且包括辅助绕组L。。、。初级绕组Lp的另一端连接到功率开关 M的漏极。功率开关M具有经由感测电阻器Rs连接到接地的源极端子，电阻器R S允许将流 过M的电流（即当M导通时流过Lp的电流）读取为电阻器Rs本身两端的正电压降。控制 器102A控制功率开关M。如图1的变换器30中的，变换器IOOA包括与电容器。。并联连 接的电阻分压器Ra/Rb，W及错位电路39。 阳0化]在变换器IOOA的次级侧，变压器108的次级绕组Lg具有连接到次级接地的一端 和连接到二极管D的正极的另一端，二极管D具有连接到电容器C。。,的正极板的负极，电容 器C。。,具有其连接到次级接地的负极板。输出电压V Wt向负载（未示出）供应功率。要调 节的量（输出电压V。。,或者输出电流I。。,）与基准值进行比较，并且生成误差信号I?。运一 信号通过隔离反馈块134传送到初级侧，隔离反馈块134通常由光禪合器（或者能够跨越 符合IEC60950的安全要求的隔离屏障的其他装置）实现。在初级侧，运一误差信号从控制 器102A中的专用引脚FB开始陷落，从而产生所述引脚FB上的控制电压V。。整体控制回路 的开环带宽由位于隔离反馈块134内部的频率补偿网络确定。
[0066] 控制器102A具有成形器电路120A、PWM比较器122、SR触发器124、或口 126、启动 器块128、ZCD块130、W及驱动器132。成形器电路120A被配置为基于电压V。和经由引脚 MULT从电阻分压器Ra/Rb的中点接收的瞬时经整流线电压V 1。（ 0 )的一部分，来产生基准电 压Vc胃。PWM比较器122被配置为接收基准电压Vcske郝在电阻器R S处感测的电压V CS作为 输入。SR触发器124具有重置和设置输入R、S，它们分别接收PWM比较器122的输出和或 口 126的输出。驱动器132接收SR触发器124的输出作为输入，并且被配置为经由输出信 号来驱动功率开关M，输出信号被提供到禪合到功率开关M的栅极的端子GD。ZCD块130被 配置为：当经由端子ZCD从辅助绕组L。。济电阻器RztD接收的信号的所检测的下降沿低于 阔值时，释放脉冲。启动器块128被配置为在启动时或者当ZCD块130没有接收到输入信 号时释放脉冲。或口 126具有分别接收启动器块128和ZCD块130的输出的输入，并且当 来自启动器块128和ZCD块130的输出中的任一者为正时，向触发器124的设置输入S提 供设置信号。 阳067] 乘法器140禪合到成形器电路120A。成形器电路120A具有电流生成器142、电阻 器Rt、W及将电阻器Rt可切换地禪合到接地的开关143。乘法器140具有接收电压V。的第 一输入、从端子MULT接收线电压Vh( B )的一部分的第二输入、W及输出，乘法器在输出处 产生作为在输入处接收的两个电压的乘积的相乘电压。电流生成器142由乘法器140的输 出控制，并且被配置为输出电流Lh ( 0 )，电流Lh ( e)作用于开关电阻器Rt W及具有连接到 接地的一个端子的外部电容器Ct。
[0068] 当向开关143的控制端子提供的信号Q为高时，电阻器Rt并联连接到电容器C t。 信号Q由SR触发器124的输出提供，并且在功率开关M的导通时间期间为高。当信号Q低 时（即在功率开关M的关断时间期间），开关143将电阻器Rt从接地断开。C t两端产生的 电压是基准电压Vcskw( 0 )，并且被馈送到PWM比较器122的反相输入。
[0069] 在本公开的一个实施例中，Ct被集成在具有控制器102A的半导体忍片中，从而省 去了控制器102A的一个引脚和一个外部部件。
[0070] 由电流生成器142提供的电流Ieh( 0 )可W表达为：
[00 川 Ich(e) = gmKMKp(VpKsin目）Vc 阳0巧其中gm是电流生成器142的电压到电流增益，Km是乘法器的增益，Kp是电阻分压 器Ra/X的分压器分压比，并且Vpxsin(0)是线电压Vi"(0)的峰值。注意，控制电压V。沿 着线半周期是几乎恒定的，从而充电电流Lh( 0 )具有正弦形状。
[0073] W下分析的假定是T( 0 ) << RtCt<< l/f\。W运种方式，电容器Ct两端的开关 频率纹波可忽略，并且电流1。4( 0 )可W被认为在每个开关周期内恒定。
[0074] 因此，通过电荷平衡在电容器Ct两端产生的基准电压Vcs KW( e)是： 阳0巧]
>
[0076] 因此，图7中的控制电路满足控制目的似并且实现了化-PF QR反激式变换器 IOOA中的正弦输入电流，从而导致高功率因数和低总谐波失真。
[0077] 图8示出图7的变换器IOOA的波形。在左手侧是关于开关周期时间尺度的波形， 在右手侧是关于线周期时间尺度的波形。
[0078] 图9示出根据本公开的QR反激式变换器IOOB的另一实施例。除了变换器IOOB 包括控制器102B而不是控制器102A，变换器IOOB与图7的变换器IOOA完全相同。控制器 102B包括具有与图7的成形器电路120A相同的部件的成形器电路120B，但是乘法器140 不同地连接到两个成形器电路120AU20B中的部件。具体地，乘法器140的输出连接到成 形器电路120B的PWM比较器122的反相输入，而在图7中通过端子MULT连接到电阻器分 压器Ra-化的乘法器140的输入在图9中连接到外部电容器Ct的一个端子。不像图7的 成形器电路120A，图9的成形器电路120B的电流生成器142通过经由控制器102B中的引 脚MULT从电阻器分压器Ra-化接收的线电压Vi。（目）的一部分直接控制。作为结果，由电 流生成器142产牛的由流Lk( 0 )与感测的输入电压成比例：
[0079]
[0080] 如在控制器102A中的，在控制器102B中，电容器Ct通过电流生成器142充电，并 且通过开关电阻器Rt放电。而且在运一控制器102B中，输入电压V。的连接与控制器102A 的控制电压V。相比未改变。相似于控制器102A，仅当信号Q高时（即在功率开关M的导通 时间期间），电阻器Rt通过开关143并联连接到电容器C t。
[0081] 此时，清楚的是，第=可能实施例将具有连接到乘法器140输入的电流生成器 142、电阻器Rt、开关143和电容器Ct,控制电压V。施加在乘法器140输入处，其中电流生成 器142的电流Ith( 0 )与控制电压V。成比例。运将被视为理所当然，并且将不会进一步考 虑。
[0082] 图10图示图9的电路的波形。在左手侧是关于开关周期时间尺度的波形，在右手 侧是关于线周期时间尺度的波形。
[008引图11示出使用现有PFC控制器102C (诸如从意法半导体公司 (STMicroelectronics)可得的L6561)的反激式变换器IOOC的另一实施例。
[0084] 在运一实施例中，成形器电路120C使用小信号MOS阳T Ma、其栅极电阻器Rg、电容 器Ct和电阻器化来实现。还考虑小信号BJT用于开关，W代替小信号MOS阳T。 阳0化]MOS阳T Ma由功率开关M的栅极驱动器GD来驱动，从而在功率开关M的导通时间 期间将分压器Ra-化的较低电阻器化连接到接地。由于在大部分线周期内输入电压比引 脚MULT上的电压大得多，所W电阻器Ra执行作为电流生成器，从而产生电流Ich ( 0 )为：
[0086]
[0087] 习惯作法是，具有连接在引脚MULT和GND之间的旁路电容器，W降低诸如乘法器 输入之类的敏感点中的噪声拾取。同一电容器可W用作图11中的电容器Ct。电容器Ct的 值将优选使得在所有操作条件下实现T( 0 ) << ^Ct<< l/f\。
[0088] 图12和图13示出针对图7的电路的计算机仿真的时序图。运些图示出输入电流 的非常低的失真电平（在Vm= 90 VAC处约1%，在V 1。= 264Vac处约3.5% )，运是由于 输入EMI滤波器W及在控制器102A和功率元件（变压器108、桥式整流器104和功率晶体 管M)两者中所考虑的非理想性。
[0089] 图14示出具有使用图1的反激式变换器30取得的一些波形的示波器图片。注意 输入电流（绿色迹线）的形状，其比1 IOVac下的正弦波稍圆，而在230Vac下其失真更严重。
[0090] 图15示出在图1的相同控制器38上的与图14中相同的波形，其中添加了图11 的外部部件开关Ma和栅极电阻器Rg。输入电流（绿色迹线）的形状在IlOVac和230Vac 两者下都是几乎完美的正弦波。
[0091] 运些结果通过图16中概括的测量得到确认，图16示出在原始和修改板中的输入 电流T皿和PF的值的比较。由新方法提供的相比于现有技术方法的改善是显著的，其中在 整个输入电压范围内T皿小于4%。
[0092] 上面描述的各种实施例可被组合W提供进一步的实施例。根据上述详细描述可W 对实施例做出运些和其他改变。一般地，在所附权利要求中，所使用的术语不应该被解释为 将权利要求限制于说明书和权利要求书中公开的具体实施例，而是应被解释为包括所有可 能的实施例连同运些权利要求有权得到的等效物的全范围。因此，权利要求不受本公开的 限制。
【主权项】
1. 一种用于控制功率电路的功率晶体管的设备，包括： 驱动器电路，具有被配置为接收电压基准信号的第一输入、和被配置为基于所述电压 基准信号来驱动所述功率晶体管的输出；以及 驱动器控制电路，被配置为向所述驱动器电路提供所述电压基准信号，所述驱动器控 制电路包括： 乘法器，具有被配置为接收基于来自所述功率电路的反馈信号的第一信号的第一输 入、被配置为接收第二信号的第二输入、和输出，所述乘法器被配置为基于所述第一信号和 所述第二信号的乘法来产生乘法器信号； 电流生成器，被耦合到所述乘法器并且被配置为产生电流基准信号； 第一电阻器，被親合到第一电流生成器的输出；以及 开关，被配置为当所述功率晶体管导通时将所述第一电阻器与电容器并联耦合，并且 其中所述驱动器控制电路被配置为基于所述电流基准信号、和所述第一电阻器的电阻、和 所述电容器的电容来提供所述电压基准信号。2. 根据权利要求1所述的设备，包括： 所述电容器，其被耦合在所述第一电流生成器和电源电压端子之间，其中所述开关和 所述第一电阻器被耦合在所述第一电流生成器和所述电源电压端子之间。3. 根据权利要求1所述的设备，其中所述电流生成器和所述第一电阻器被配置为向所 述乘法器的所述第二输入提供所述第二信号，并且所述乘法器被配置为向所述驱动器电路 输出所述电压基准信号。4. 根据权利要求3所述的设备，其中所述电流生成器包括被配置为从所述功率电路的 输入电路接收控制电压的控制端子，所述控制电压基于所述功率电路的经整流输入电压。5. 根据权利要求1所述的设备，其中所述乘法器被配置为从所述功率电路的输入电路 接收所述第二信号，所述第二信号基于所述功率电路的经整流输入电压。6. 根据权利要求1所述的设备，其中所述电流生成器包括： 第二电阻器，被耦合在整流器和所述乘法器的所述第二输入之间。7. 根据权利要求6所述的设备，其中所述第一电阻器被耦合在所述第二电阻器和所述 开关之间。8. 根据权利要求1所述的设备，其中所述电流生成器包括被耦合到所述乘法器的所述 输出的控制端子，并且被配置为向所述驱动器电路提供所述电压基准信号。9. 根据权利要求1所述的设备，其中所述驱动器电路包括： 比较器，具有到所述驱动器控制电路的输出的第一输入、被配置为接收指示通过所述 功率开关的电流的感测信号的第二输入、和输出； 触发器，具有被耦合到所述比较器的所述输出的重置输入、和输出；以及 驱动器，具有被耦合到所述触发器的所述输出的输入、和被配置为控制所述功率开关 的输出。10. -种用于控制功率电路的驱动器的设备，包括： 乘法器，具有被配置为接收基于来自所述功率电路的反馈信号的第一信号的第一输 入、被配置为接收基于来自所述功率电路的输入信号的第二信号的第二输入、和输出，所述 乘法器被配置为基于所述第一信号和所述第二信号的乘法来产生乘法器信号； 电流生成器，被耦合到所述乘法器并且被配置为产生电流基准信号； 电容器，被親合在第一电流生成器和电源电压端子之间； 第一电阻器，被耦合到所述第一电流生成器的输出；以及 开关，被配置为当所述功率晶体管导通时将所述第一电阻器与所述电容器并联耦合。11. 根据权利要求10所述的设备，其中所述电流生成器和所述第一电阻器被配置为向 所述乘法器的所述第二输入提供所述第二信号，并且所述乘法器被配置为向所述驱动器输 出电压基准信号。12. 根据权利要求10所述的设备，其中所述电流生成器包括被耦合到所述乘法器的所 述输出的控制端子，并且被配置为向所述驱动器提供电压基准信号。13. 根据权利要求10所述的设备，其中所述电流生成器包括： 第二电阻器，被耦合在整流器和所述乘法器的所述第二输入之间。14. 一种系统，包括： 整流器，具有输入并且被配置为输出经整流电压； 变压器，具有被配置为从所述整流器接收正弦输入电流的初级绕组； 功率晶体管，被耦合到所述变压器的所述初级绕组并且被配置为驱动所述变压器； 驱动器电路，被配置为基于电压基准信号来驱动所述功率晶体管； 控制电路，被配置为产生所述电压基准信号，具有： 乘法器，具有被配置为接收第一信号的第一输入、被配置为接收基于所述经整流电压 的第二信号的第二输入、和输出，所述乘法器被配置为在所述输出处基于所述第一信号和 所述第二信号的乘法来产生乘法器信号； 电流生成器，被耦合到所述乘法器并且被配置为输出基准电流； 第一电阻器，被親合到所述第一电流生成器的输出； 电容器，被耦合在所述电流生成器和电源电压端子之间；以及 开关，被配置为当所述功率晶体管导通时将所述电阻器与所述电容器并联耦合。15. 根据权利要求14所述的系统，其中所述驱动器电路包括： 比较器，具有被耦合到所述控制电路的输出的第一输入、被配置为接收指示通过所述 功率晶体管的电流的感测信号的第二输入、和输出； 触发器，具有被耦合到所述比较器的所述输出的重置输入、和输出；以及 驱动器，具有被耦合到所述触发器的所述输出的输入、和被配置为控制所述功率晶体 管的输出。16. 根据权利要求14所述的系统，其中所述电流生成器和所述第一电阻器被配置为向 所述乘法器的所述第一输入提供所述第一信号，所述乘法器被配置为向所述驱动器电路提 供所述电压基准信号。17. 根据权利要求14所述的系统，其中所述电流生成器包括被耦合到所述乘法器的所 述输出的控制端子。18. 根据权利要求14所述的系统，其中所述电流生成器包括被配置为从所述功率电 路的输入电路接收控制电压的控制端子，所述控制电压基于所述功率电路的经整流输入电 压。19. 根据权利要求14所述的系统，其中所述乘法器被配置为从所述功率电路的输入电 路接收所述第二信号，所述第二信号基于所述功率电路的经整流输入电压。20.根据权利要求14所述的系统，其中所述电流生成器包括： 第二电阻器，被耦合在所述整流器和所述乘法器的所述第二输入之间。
【文档编号】H02M3/335GK105939113SQ201510629631
【公开日】2016年9月14日
【申请日】2015年9月28日
【发明人】C·阿德拉格纳, G·格里蒂
【申请人】意法半导体股份有限公司