专利名称：经缓冲电流回馈电源供应及其应用的制作方法
背景技术：
本发明是关于电源供应，尤其是，本发明是关于由半导体制造之集成电路用之缓冲电流回馈电源供应。想要的电源供应包括来自使用电源供应之负载之回馈机制，以便在适合的情况下传递适合的电源量。通常，回馈系藉由电压或电流控制而达成。电压的使用是因为其通常是不需要更多的努力或除了分压器之电路。当存在着负载将导致电压摆动的可能性时，例如当重负载被输入所产生的下降或当负载突然被移除所产生的突波，电压回馈显得更有用。
在许多小尺寸微电子应用中，例如超大规模集成电路(VLSI)，电源供应用的电源仅在5伏特之下，有时候如2.5V或1.5V般的低。这有部份是为了配合VLSI装置中所使用的，即小尺寸的晶体管，例如那些由互补金氧半导体(CMOS)制程所形成的晶体管。为填入更多晶体管于硅晶圆上，从源极或汲极至闸极的距离变得越来越小，这些晶体管承受电压崩溃的能力也越小。因此，越来越低的电压被使用。当回馈的需求产生时，电源供应通常仅提供电压回馈。电压回馈设计剥夺这些电路限制的部份可用电压。
在图一所设计的电源供应中，电压供应10之正及负端连接至具有电压回馈之放大器。该放大器包括一电流镜放大器12，一第二级放大器14，以及一第三级，一缓冲放大器16。该放大器具有一第一级电流镜12以及差动放大器20，响应例如来自回路滤波器或充电帮浦之一输入讯号18以及一电压回馈讯号21。藉由电流镜是表示二晶体管具13，15具有一共同至极及一共同源极，因此它们将导通具有由晶体管的相对尺寸所设定之大小的电流。此电流镜第一级响应一差动放大器20。第一级电流镜12提供输出功率至一第二放大器14，之后传送至一缓冲器，源极随耦器(source follower)16。电压输出3 4随后连接至压控振荡器(VCO，未示出)。
此电源供应具有在其至响应参考讯号22，26，32之电流源24，28，30，在增益的不同级。输入差动放大器之电压回馈讯号21提供回馈至放大器以增加或降低其输出。此电压回馈设计的重大缺点最小输入电压受到输入差动放大器之尾电流源22及输入差动放大器20之输入晶体管之闸极对源极电压的限制。在一例中，最低的输入电压值是0.8V而最高值是1.8V。为说明，从电源供应10而来的正电压轨道约为1.8伏特。在输入晶体管放大器20中有0.55伏特的汲极对源极电压(Vgs)的下降，以及在尾电流源22中约0.25伏特汲极对源极(Vds)的下降。因此，最小的输入电压是0.55+0.25＝约0.8伏特。
最大输入电压受到第二增益级14之VDS及电压等于输出34之电压的NMOS源极随耦器16的VDS的限制。第二级14的VDS小于0.1伏特，而源极随耦器16的Vgs稍微小于0.1伏特。在此情况中，最大输出电压因此约为1.2伏特。如果此电压回馈放大器被用于单一增益结构中(如图一所示)，操作的范围将在0.8V至1.2V之间，以确保输入级及输出级在定义良好的操作区域中操作。
在典型的压控振荡器(VCO)中，想要的输出电压范围可能从0.6伏特变化至1.8伏特，远超过图一电路的能力。此外，此特定的设计使用9个晶体管及一个电容，且具有一个三级放大器。所以需要一个不需要一样多的组件且能够变化输入及输出电压的较简单设计。此种设计将能与本装置之大范围兼容，包括充电帮浦及压控振荡器。
简要综合说明本发明符合这些需求，藉由提供CMOS装置用之缓冲电源供应，其使用一电流回馈设计而非一电压回馈设计。于一实施例中，一电源供应具有一第一及一第二晶体管串联在一起，该第一晶体管之源极连接至该第二晶体管之汲极，该连接点系该电路中之一第一连接点。一第三晶体管之闸极连接至第一连接点，而第一及第三晶体管之汲极随后连接至一正电压电源。一第四晶体管之汲极随后连接至第三晶体管之源极形成一第二连接点。第二连接点系一电子装置，例如VCO，的电压输出。在此结构中，第三晶体管是VCO用的主要电流源，而第四晶体管是第三晶体管之源极随器或缓冲器。第五晶体管随后在一第三连接点连接至第三及第四晶体管之源极，而第五晶体管之源极随后连接至电压供应之负或返回部份。第一及第二晶体管提供电源供应用之负回馈回路。虽然本实施例名为电源供应，可以了解的是此实施例产生VCO或其它装置用之供应及控制电压。此电流回馈提供本实施例操作中之较大的电压范围及较大的控制。
另一实施例是一电源供应，具有一第一晶体管连接至电压供应之一正端，以及第二及第三晶体管在第一连接点连接至该第一晶体管。第二晶体管连接至第一晶体管做为一源极随耦器。第二晶体管之源极形成与一第四晶体管以及与一电子装置，例如VCO，之一第二连接点。第三晶体管与第二晶体管串联，且其汲极形成与第四晶体管之汲极及第五晶体管之汲极之一第三连接点。第四及第五晶体管是电源供应用之主要电流源及电流源，并且连接至电源供应之负或返回端。第三及第五晶体管提供电源供应用之负回馈电路。许多其它的实施例也是可能的。
图式许多视图的简要描述图一系习知电压回馈电路。
图二系具有电流回馈电路之电供应之第一实施例。
图三系电流回馈电源供应之另一实施例。
图四及图五系使用电流回馈设计之另一实施例。
图六描述输入一VCO电路之图二的电源供应。
图七描述具有含电流回馈设计之二加总电源供应之VCO电路。
图八描述输入一相位锁定回路之一电流回馈。
图九描述输入一延迟锁定回路之一电流回馈电源供应。
图十描述输入一相位累积器之电流回馈电源供应。
本发明较佳实施例之详细说明在以下的讨论中，晶体管被描述为CMOS晶体管，且尤其是p信道MOS(PMOS)或n信道(NMOS)晶体管。熟悉本技艺之人士应该了解p信道及n信道一词可以较精确的描述此处所讨论的晶体管，因为这些晶体管通常不是由沉积金属组件所制造，除了可能为外部连接之外。此外，源极及至极区域适用于p型或n型，指示是否源极与汲极之间的信道经由空乏模式(电洞)或加强模式(电子)所连接。不过，PMOS及NMOS一词更通常被使用，且此处被使用以表示那些由CMOS制程所制造的晶体管。
图二描述具有电源回馈之CMOS电源供应40之第一实施例。电源供应40包括第一，第三及第四晶体管46，50及52，PMOS晶体管，及第二级敝五晶体管48，54，NMOS晶体管，以及正电源供应42以及一返回或负供应44，并可能包括在点B之一输出端。图式中的电流方向由小箭头的方向所指示。具有电流回馈之CMOS电源供应40与正电源供应42或一负电源供应或返回端44连接。第一晶体管46及第二晶体管48在点A，第一连接点，串联。电压供应也连接至第三晶体管50之汲极，其闸极连接至点A。第一晶体管46及第三晶体管50是电源供应40之电流源。以其闸极连接至点A，晶体管50也是一来自以下描述之电流回馈之负回馈用之误差放大器。
第四晶体管52被连接至第二连接点B，做为第三晶体管50之一缓冲器或源极随耦器放大器。点B也是电源供应负载，例如VCO，用之一电压输出。缓冲器系由输入至其闸极之一个别的输入电压所控制。第五晶体管54随后在第三连接点C连接至第二及第四晶体管48，52，以完成电源供应。可于晶体管46，48及54的闸极提供控制晶体管及操作及电路用之分离的偏压。
电源供应之电流回路操作如下所述。在点A，I4必须等于I5，忽略晶体管50之一极小量的闸极电流。这是回馈电路的一个重要部份。如果输出电流上升，且I1维持固定，I2下降，且相反移动，则I4增加。如果I4增加，则I5也必须增加，因为I4的连接很接近I5。如果I4增加，在点A的电压将下降，增加PMOS晶体管50之绝对值Vgs，并增加输出电流。此调整将继续直到电路稳定。如果输出的负载降低，且IOUT电流下降，完成事件将发生；IOUT下降，I2增加，I4减少，I5也减少，在点A的闸极电压增加，Vgs下降，且晶体管50的输出下降。此电路利用电流源晶体管46及54，其设定电流I5及I3。可以表示来自主电流源50的电流I1等于I3-I5+IOUT。因此，来自电流源50的电流也等于一固定(I3-I5)小于一变量，负载独立的IOUT。藉由使用电流源，电流回馈使电路运作。
图三是电流回馈电源供应60之另一实施例。电源供应60包括第一级第三晶体管62，66，PMOS晶体管，第二，第三及第五晶体管64，68及79，NMOS晶体管，一正电压供应42以及一返回或负电压供应44，并可包括在点E之一输出端。电源供应60连接制一正电压42及一负电压或返回或地44。在此结构中，正电源供应42连接至第一晶体管62之源极，其汲极连接至第二及第三晶体管64，66。第二晶体管64在第一连接点D连接至第一晶体管62做为缓冲器或源极随耦器。这也是与第一晶体管62串联之第三晶体管66之汲极用之连接点。源极随耦器64可以具有连接至其闸极之缓冲输入电压。源极随耦器64之源极形成一第二连接点E，而点E连接至电源供应输出以及一第四晶体管68，此实施例之一主电流源。第四晶体管68之闸极随后在一第三连接点F连接至第三晶体管68之源极。晶体管68，70的源极随后连接至电压供应之返回44。第四晶体管68是主要电流源及误差放大器而第五放大器70是第二电流源。
此实施例的操作可以在小于先前实施例的项目中描述。在图式中的电流方向系由小箭头的方向所指示。除了至晶体管68之极小的闸极电流，I4必须等于I5。如果I3及I5是来自晶体管62及70之固定电流，则I3电流必须等于I4及I2。如果输出电流IOUT增加，电流I1维持固定，则电流I2增加。如果I2增加，I4降低且I5也降低。这降低在点F的闸极电压，并且增加晶体管68用之Vgs。因为晶体管68是PMOS晶体管，通过晶体管68之电流将降低，也就是I1将降低。如果I1降低，更多电流将出现在输出点E，这是想要的结果。电流回馈也使此电路工作。
图四说明至图二之电源共应之另一实施例。二额外晶体管56，58分别与晶体管46，50串联。第一额外晶体管56连接于第一晶体管46与一第一连接点G，其亦连接至第三晶体管50之闸极。第二额外晶体管58位于第三晶体管50与一第二连接点H之间并与第三晶体管50串联，连接H形成至一VCO或其它电路之输出。在此实施例中，也具有第二晶体管48，及第四及第五晶体管52及54之间之一第三连接点I。此二额外晶体管增加其各别电路之输出电阻并允许在一预定电流之较高的增益。因此，晶体管58理想地与源极随耦器52串联，其将降低输出电阻且允许至负载的较大电流。此成本是跨越每一者的小的电压降，稍微降低电路的效率。
图五，在较小的方式中，系图三的另一实施例。二额外晶体管72，74分别与晶体管68及70串联。此二晶体管增加其个别电路的输出电阻并允许在一预定电流的较高增益。因此，晶体管72被放置串联于源极随耦器68及第二连接点L。额外的晶体管降低输出电阻并允许至负载的较大电流。此成本在于跨越每一额外晶体管之小的电压降，稍微降的较大电流。此成本在于跨越每一额外晶体管之小的电压降，稍微降低电路的效率。其它额外晶体管74系位于第五晶体管70与之第三连接点M之间。第一，第二及第三晶体管之间的第一连接点是点K。
图六说明连接至VCO 86之控制及电源部及完整电路之其它必要部份用之电流回馈电源供应40之一实施例。此电流回馈电源供应有益地被使用于此应用中，具有在极小空间中的较大电压范围。具有一第一电压供应82之充电帮浦80驱动电源供应之缓冲放大器2部份。理想的状况中，充电帮浦80具有其本身的电源82的来源，而电流回馈电源供应40提供VCO 86用之控制电压。充电帮浦也包括电流源81，87及晶体管83及85，具有一电流输出至回路滤波器84。回路滤波器84于一实施例中具有一接地电容。于其它实施例中，回路滤波器84也可以包括一电阻。此充电帮浦及回路滤波器经由电容充电及放电，提供对源极随耦器晶体管52之闸极的电压控制。晶体管52系电流馈电源供应40之整体部份，具有如以上图二所示之所有其它组件。偏压电压1，2及3也可以为个别晶体管54，46及48的个别控制而被提供。电源供应4 0的电压输出随后连接至VCO 86，做为供应及控制电压。
图七系另一实施例，其中的电路利用电流回馈控制的单一特性，包括可用额外电压及小的使用空间。此电流回馈设计的特别优点是增加，或平行电源供应的简易。图七描述需要比一单一电源供应40所能简单提供者更多的电源的VCO 86。因此，二电流回馈电源及控制供应40，41是并联的并经由一加总缓存器90以供应VCO 86。第一及第二输入控制电压至VCO的比例可以藉由取得缓存器90的值及缓冲器晶体管52之信道宽度而被设定。当一不连续被描述且为所欲时，存在被供电之VCO之设计者可用的电阻的完全范围，包括缓冲电源供应之缓冲放大器50之互导(transconductance)。在此使用中，增益表示VCO输出频率中随控制输入电压的改变。这通常被表示为每伏特的频率(Hz)。一旦控制输入可能具有3GHz/volt的增益，则第二控制输入可能具有39GHz/volt的增益。此本质「互导」或其相反，缓冲放大器的电阻，是设计工程师在有用的实施例中可能使用的工具箱的一部份。VCO的输出将是输入电压的相加结果。
第一及第二电流回馈电源及控制供应40，41连接至VCO 86。如第一电源及控制供应40所示，一充电帮浦80及回路滤波器84最好包括于其中。可以了解的是一充电帮浦及回路滤波器在二电源供应，或更多被使用的供应上，是我们想要的。每一电流控制电源及控制供应具有第一，第三及第四晶体管46，50及52，如所示之PMOS晶体管，以及第二及第五晶体管48，54，如所示之NMOS晶体管，以及控制用之偏压电压1，2及3。所有的连接描述于图二及六。或者是，图三的电流控制电源供应结构可被使用，以多于PMOS的NMOS晶体管。当然，图四及五的实施例，具有降低输出电阻用而增加的晶体管，也可被使用。在电源及控制供应41之另一实施例中，至第二电流回馈功率及控制供应之缓冲放大器52之一辅助控制输入可被用以控制VCO 86。
图八系使用电压控制环振荡器120及一电流回馈功电源供应170之一相位锁定回路。压控振荡器120或电压频率转换器可传送一输出讯号之分压器130并同时传送至一相位频率侦测器140。此VCO将在输入参考频率，Vin，上动作，被乘上回馈分割因子。回馈计数器之输出连接至相位频率侦测器之回馈输入。充电帮浦150经由包括一RC滤波器之回路滤波器160充电及放电。这提供至电流回馈电源供应170之一控制输入。在某些实施例中，电流回馈电源供应的输出对控制及供电至VCO或环振荡器二者是足够的。每一所欲相位之多重输出可以从VCO或环振荡器120中取得。
图九系与一延迟锁定回路使用之电流回馈电源供应210。一电压讯号被输入同时具有来自压控振荡器190之回馈之一相位侦测器200。如果此延迟锁定回路的目地在于移动特定数量的延迟，此输出讯号可以正好是从输入移除之一周期(或周期的整数)。相位侦测器的输出讯号随后经由回路滤波器220对充电帮浦210充电。此讯号藉由电流回馈电源供应210被放大并缓冲，且随后被传送以控制振荡器190。
图十系具有可程序输入290之一相位累积器280。一电压讯号被输入一相位频率侦测器240，以及来自相位累积器280之回馈。相位累积器之操作可以被设定以移除特定数量的延迟，且随后在进入VCO 270之前被传送至充电帮浦及回路滤波器250以及电流回馈电源供应260，做为一控制输入及电压源。来自VCO 270之所有相位输出讯号可被连接至向位累积器280并因而在外部电路中，例如捺跳正反器(toggle flip/flop)300，被使用。在8个延迟单位VCO中，有16个相位输出的可能。此相位累积器150简单地计算，基于来自VCO 100的频率输入。此频率被加至电流计算的数值。此计数器将达到其最大且随后转动。频率越高，计数器将越快持续转动。
虽然仅讨论一些本发明之实施例，其它实施例也可被考虑。例如，电源供应在其它种类的仪器或需要可靠，有效率的电源供应的电路中也是需要的。因此，前面的描述意在说明而非用以限制本发明，且其为以下的申请专利范围，包括所有定义本发明的所有均等物。当然，应该了解的是，可对以上描述的实施例进行大范围的改变及修饰。因此，申请人的意图在于保护在本发明有效范围中之所有的变化及修饰。
权利要求
1.一种缓冲电源供应，包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路。
2.如申请专利范围第1项之电源供应，其中该第二及第五晶体管系NMOS。
3.一种压控振荡器，包括一充电帮浦及回路滤波器；一第一缓冲电源供应，该缓冲电源供应接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；以及一电压频率转换器，其中该充电帮浦及回路滤波器传递一受控电压至该缓冲电源供应，该缓冲电源供应传递一控制电压至该电压频率转换器，且该频率转换器依据该缓冲电源供应之电压产生一振荡频率。
4.如申请专利范围第3项之压控振荡器，其中该控制电压系该电压频率转换器用之一电源供应。
5.如申请专利范围第4项之压控振荡器，更包括一加总电阻连接至该电压频率转换器之一输入线，以及一第二缓冲电源供应藉由该第二缓冲电源供应之一缓冲放大器连接至该加总电阻，其中该压控振荡器之一输出由该电压之总和决定。
6.如申请专利范围第5项之压控振荡器，其中该第一缓冲电源供应之增益与该第二缓冲电源供应之增益不同。
7.一种相位锁定回路，包括一相位频率侦测器；一充电帮浦及回路滤波器连接至该相位频率侦测器；一缓冲电源供应，接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；一压控振荡器由该电源供应供电；以及一分压器连接于该振荡器与该相位频率侦测器之间。
8.一种延迟锁定回路，包括一相位侦测器；一充电帮浦及回路滤波器与该相位侦测器连接；一缓冲电源供应，接收来自该回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；以及一压控振荡器由该缓冲电源供应供电，其中该压控振荡器也与该相位侦测器连接。
9.一种相位累积电路，包括一相位频率侦测器；一充电帮浦及回路滤波器与该相位频率侦测器连接；一缓冲电源供应，与该充电帮浦及回路滤波器连接，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；以及一压控振荡器由该缓冲电源供应供电；一相位累积器，与该压控振荡器连接并接收来自该振荡器之输入；一可程控输入，连接至该相位累积器；以及至少一捺跳正反器，连接至该相位累积器并接收来自该相位累积器之输入。
10.如申请专利范围第1项之电源供应，更包括一第一额外晶体管连接于该第一晶体管与该第一连接点之间，以及一第二额外晶体管连接于该第三晶体管与该第二连接点之间，其中该第一额外晶体管系该电源供应用之电流回馈回路之一部份。
11.如申请专利范围第10项之电源供应，其中该第一及第二额外晶体管系PMOS。
12.一种缓冲电源供应，包括一第一晶体管，一第二晶体管以及一第三晶体管，该第二及第三晶体管于一第一连接点连接至该第一晶体管；一第四晶体管于一第二连接点与该第二晶体管串联，该第二点系该电源供应之一输出端；以及一第五晶体管于一第三连接点与该第三晶体管串联，该第三点连接至该第四晶体管之一闸极，其中该第一晶体管连接至一正电源供应，该第二晶体管被连接做为该第一晶体管之一源极随耦器，且该第三及第五晶体管系一电流回馈回路。
13.如申请专利范围第12项之电源供应，其中该第一及第三晶体管系PMOS晶体管。
14.一种压控振荡器，包括一充电帮浦及回路滤波器；一第一缓冲电源供应，该缓冲电源供应接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；以及一电压频率转换器，其中该充电帮浦及回路滤波器传递一受控电压至该缓冲电源供应，该缓冲电源供应传递一控制电压至该电压频率转换器，且该频率转换器依据该缓冲电源供应电压产生一振荡频率。
15.如申请专利范围第14项之压控振荡器，其中该控制电压系该电压频率转换器用之电源供应。
16.如申请专利范围第15项之压控振荡器，更包括一加总电阻连接至该电压频率转换器之一输入线，以及一第二缓冲电源供应藉由该第二缓冲电源供应之一缓冲放大器连接至该加总电阻，其中该压控振荡器之一输出由该电压之总和决定。
17.如申请专利范围第16项之压控振荡器，其中该第一缓冲电源供应之增益与该第二缓冲电源供应之增益不同。
18.一种相位锁定回路，包括一相位频率侦测器；一充电帮浦及回路滤波器连接至该相位频率侦测器；一缓冲电源供应，接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一缓冲电源供应，该缓冲电源供应接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；一压控振荡器由该电源供应供电；以及一分压器连接于该振荡器与该相位频率侦测器之间。
19.一种延迟锁定回路，包括一相位侦测器；一充电帮浦及回路滤波器与该相位侦测器连接；一缓冲电源供应，接收来自该回路滤波器之一输入，该缓冲电源供应更包括一第一缓冲电源供应，该缓冲电源供应接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；以及一压控振荡器由该缓冲电源供应供电，其中该压控振荡器也与该相位侦测器连接。
20.一种相位累积电路，包括一相位侦测器；一充电帮浦及回路滤波器与该相位侦测器连接；一缓冲电源供应，与该充电帮浦及回路滤波器连接，该缓冲电源供应更包括一第一缓冲电源供应，该缓冲电源供应接收来自该充电帮浦及回路滤波器之一输入，该缓冲电源供应更包括一第一晶体管及一第二晶体管串联于一第一连接点；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压；一第四晶体管于一第二连接点连接至该第三晶体管，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，其中该第一及第二晶体管系该电源供应用之电流回馈回路；一压控振荡器由该缓冲电源供应供电；一相位累积器，与该压控振荡器连接并接收来自该振荡器之输入；一可程控输入，连接至该相位累积器；以及至少一捺跳正反器，连接至该相位累积器并接收来自该相位累积器之输入。
21.如申请专利范围第12项之电源供应，更包括一第一额外晶体管连接于该第二连接点与该第四晶体管之间，以及一第二额外晶体管连接于该第三连接点与该第五晶体管之间，其中该电流回馈回路更包括该第二额外晶体管。
22.如申请专利范围第12项之电源供应，其中该第一及第二额外晶体管系NMOS晶体管。
23.一种缓冲电源供应，包括一第一晶体管做为一电流源并与一第二晶体管，一串联装置于一第一连接点串联；一第三晶体管，其闸极连接至该第一连接点，该第一及第三晶体管连接至一供应电压，该第三晶体管系一主电流源及误差放大器；一第四晶体管于一第二连接点与该第三晶体管串联做为一缓冲放大器，该第二连接点系该缓冲电源供应之一输出端；以及一第五晶体管于一第三连接点连接至该第三及第四晶体管，该第五晶体管系该第三级第四晶体管之一电流源，其中该第一及第二晶体管系该电源供应用之一电流回馈回路。
24.如申请专利范围第23项之电源供应，其中该第二及第五晶体管系NMOS。
25.如申请专利范围第23项之电源供应，更包括一第一额外晶体管连接于该第一晶体管与该第一连接点之间，以及一第二额外晶体管连接于该第三晶体管与该第二连接点之间，其中该第一额外晶体管系该电源供应用之电流回馈回路之一部份。
26.如申请专利范围第25项之电源供应，其中该第一及第二额外晶体管系PMOS。
27.一种缓冲电源供应，包括一第一晶体管，一第二晶体管以及一第三晶体管，该第二及第三晶体管于一第一连接点连接至该第一晶体管，其中该第一及第二晶体管系该缓冲电源供应用之一电流源及一源极随耦器；一第四晶体管于一第二连接点与该第二晶体管串联，该第二点系该电源供应之一输出端，该第四晶体管系该缓冲电源供应用之一主电流源及误差放大器；一第五晶体管于一第三连接点与该第三晶体管连接做为一电流源，该第三点连接至该第四晶体管之一闸极，其中该第一晶体管连接至一正电源供应，该第二晶体管被连接做为该第一晶体管之一源极随耦器，而该第三晶体管与该第一晶体管串联，且该第三及第五晶体管系一电流回馈回路。
28.如申请专利范围第27项之电源供应，其中该第一及第三晶体管系PMOS晶体管。
29.如申请专利范围第27项之电源供应，更包括一第一额外晶体管连接于该第二连接点与该第四晶体管之间，以及一第二额外晶体管连接于该第三连接点与该第五晶体管之间，其中该电流回馈回路更包括该第二额外晶体管。
30.如申请专利范围第29项之电源供应，其中该第一及第二额外晶体管系NMOS晶体管。
全文摘要
一种用于复数装置之缓冲电流回馈电源供应(40)。该电源供应(40)包括第一，第三及第四PMOS晶体管(48，54)，一电压供应(42，44)以及一输出端B。第一及第二晶体管(46，48)在一第一连接点A串联。该电压供应(42)也连接至该第三晶体管(50)之汲极，其闸极连接至点A。该第一及第三晶体管(46，50)系该电压供应(40)用之电流源。以其闸极连接至点A，该第三晶体管(50)也是从该电流回馈回路之负回馈用之一误差放大器。该第四晶体管(52)在一第二连接点B被连接做为该第三晶体管(50)之一缓冲器或源极随耦放大器。该第四晶体管(52)之闸极系一控制输入。第五晶体管(54)在一第三连接点C连接至一第二及第四晶体管(48，52)，以完成该电源供应。可以在该第一，第二及第五晶体管(46，48，54)提供分离的偏压电压。
文档编号H03L7/099GK1511278SQ02810654
公开日2004年7月7日 申请日期2002年5月22日 优先权日2001年5月25日
发明者S·西鲁相, S 西鲁相 申请人:因芬尼昂技术股份公司