专利名称：线路驱动器的制作方法
技术领域：
本发明关于一用于数据传输之线路驱动器，特别是一用于高位速率之电路连接数据传输之线路驱动器。
从先前技艺中所知之用于电路连结数据传输之一传统的线路驱动器系由图4中的例子来表示。
如图4中所示，线路驱动器包含数个并联连接的差动组3，具有两个晶体管4，5在每一例子中，根据图4装置电线，在目前的例子NMOS场效晶体管，其中源极连接系被连接至一动力来源25，其提供一强迫电流Io1...Ion。两个晶体管4，5之汲极连接，其亦被设计在下作为差动组晶体管，其中每一差动组系分别被连接至另外的晶体管6以及7之源极连接，其在每一例子中系被他们分别具有一电压来源8以及9之一偏压之闸极连接所驱动。所有的插动组3相邻地提供晶体管6以及7分别与差动组晶体管4以及5形成在每一例子中，一串联电路，且因此亦被参考在下为串联晶体管。串联晶体管6，7之汲极连接系被连接至线路驱动器之加载输出，如在图4中指示，以(外部)加载组抗12以及13的形式表示。
差动组3系各自偏转或激活作为线路驱动器之资料之一函数，其系被传输，即作为被传输之输出讯号之一函数，以及驱动一电流到正常串联晶体管6，7上。每一差动组3之转向或激活系由连接差动组晶体管4，5之闸极连接至两个不同参考电压Vref1以及Vref2作为一强加数位字符之一函数来产生，即被传输。为了此目的，差动组晶体管4，5系藉由可控制的开关26-29的方式被强加，分别作为互补控制讯号DW或者DW之一函数，随意地至参考电压Vref1以及Vref2以此方式差动组晶体管4，5系被激活以一差动对称的方法，即差动组晶体管4之闸极连接被定位，例如，在参考电压Vref1，在同时差动组晶体管5之闸极连接被强加在参考电压Vref2且反之亦然。参考电压Vref1以及Vref2系，如图4所示，经由一动力来源26之一串联电路配置被产生，其供应一强迫电流Iref，具有两个额外的晶体管27以及28，其系被连接如图4表示。电压差动|Vref1以及Vref2|决定个别差动组3之激活位准转变。
如从图4可见，在范例中所示所有的晶体管系被设计为NMOS场效晶体管的形式。
在图4中所示的电路配置之一问题在于差动组晶体管4，5被以一不同的左右梯度激活的事实。个别的激活讯号之分别的时间常数Tr(对于一上升侧面)或者Tf(对于一下降侧面)可以在一第一趋近被计算如下(1)Tr＝CG·(1/gmrof1+1/gmrof2)Tr＝CG·1/gmref2在此状况下，CG表示差动组晶体管4，5之闸极电容以及gmrof1或者gmrof2代表差动组晶体管4，5之梯度，分别作为参考电压Vref1或Vref2之一函数。对于激活讯号之一上升侧面以及一下降侧面之不同时间常数的结果，差动组晶体管4，5系在不同的速度下转向。据此，不对称的侧面发生在线路驱动器之加载输出，以及在每一例子中一AC电压或者AC讯号在个别的差动组3之足点，结果带来非线性的例子。此DC电压经由电流反射电路之寄生电容或者串联晶体管6，7与电压来源8，9所提供的偏压结合且因此简短地改变所提供的电压，藉此，此效应系依赖同时存在的开关差动组3的数量，且系因此亦依赖于线路驱动器之特定的被传送的输出讯号。
串联的晶体管6，7，减少在差动组晶体管4，5之汲极连接转变之讯号位准，其通常非常大，且决定状况之加载阻抗其中电阻12，13之阻抗值RL系小于1/gos，即小于串联晶体管6，7之输出准则数值倒数，此加载阻抗在每一例子中从个别的差动组3被看出，或者其生效于个别的差动组3。
作为被送出之输出讯号之一函数，不同位准之一讯号电流流经串联晶体管6，7。因为串联晶体管6，7之输出准则值gps依赖流经串联晶体管之电流Ips，一讯号依赖的加载生效于差动组晶体管4，5，其导致非线性。
除此之外，当参考电压Vref1以及Vref2被开关超过，电压峰值或者突增发生，其同样地可以具有一负效应在线路驱动器之线性上。再者，根据图4所产生之参考电压Vref1以及Vref2藉由晶体管27，28之偶极电压，可看出变动为周围温度以及产生步骤的一函数，其具有一负效应于电路配置之稳定性。
本发明系因此基于提供一线路驱动器具有改善的线性的目的。除此之外，线路驱动器亦应该满足经常的需求例如，举例来说，低的供应电压以及低功率消耗以及区域覆盖。
此目的系根据本发明线路驱动器具有权利要求第1项所述特征而达成。附属项定义本发明较佳以及有利的实施例。
根据本发明，线路驱动器包含数个并联连接之驱动级，在每一例子中包含具有两个晶体管之一差动组，其系以一差动方式被激活而作为传输资料之一函数。除此之外，一分隔的串联晶体管对系被分配到每一差动组，即与图4表示之先前技艺相较，个别的差动组晶体管系不连接至一正常串联晶体管，而连接至一分隔串联晶体管对。个别的驱动级系经由个别的串联晶体管对并联地被连接至线路驱动器之加载输出。
个别的驱动级之电流总合系在个别串联晶体管”后面“的讯号路径产生。因为在转向或激活状态下，总是有一最大电流流经每一驱动级之一串联晶体管，且总是有一最小电流流经个别驱动级之其它串联晶体管在每一例子中，个别的驱动级之差动组之加载阻抗，似乎在差动的考虑中，为无关于讯号放大。此特性增加线路驱动器之线性。
在线性中一更好改良可被达成于差动组晶体管以一适当的起始级或者控制电路的协助激活，以此方式，一最小电流之激活经由一分支或者差动组之晶体管不为零，但是一低活动性的电流流动。一足够的线性将被保证如果最小电流流经一分支为零，但线性因一活动性的电流其不同于零仍为更佳是真实的。个别的驱动级之起始级系被设计以此方式其可被分别地准确调整为一般模式位准以及讯号位准变更，彼此无关。因为初始级允许一独立的调整以及普通模式位准与控制讯号之讯号位准变更之设定用于个别的差动组晶体管之激活，一可调整且对称的传输讯号侧面梯度可被达成，即同时间常数倍保证用于控制讯号之上升侧面以及下降侧面，其用以激活每一例子中的差动组晶体管。
在起始级或者控制电路中，其在每一例子中被提供用于一对应的驱动级之差动组晶体管的激活，转移闸系被使用代替传统使用的NMOS晶体管，为了用于个别的提升电流之转向开关的线性被增加，为了因此增加使用于个别的差动组晶体管激活之讯号侧面的对称，以及为了抑制AC讯号在个别的差动组足点发生。藉由此措施，传输讯号的线性将亦被增加。
总之，因此，可能藉由本发明的辅助对于一被创造之线路驱动器，除了经常的需求，例如低供应电压，举例来说，或者低功率消耗以及表面区域，亦具有一高线性以及一高，可调整且对称的传输讯号侧面梯度。在此状况下，本发明系特别地适当于实现高线性电路驱动器用于一高位速率之电路连结数据传输，对于使用，例如来说，在快速以太网络传输或者传输/接收装置。当然，不管怎样，本发明系不局限在此较佳的范围应用，而可以应用在每一高线性传输讯号需要的状态下，即特别是具有一无线数据传输。
本发明系被更加详细描述于下藉由参考随附图标，以一较佳实施例为基础。
图1显示一线路驱动器根据本发明之一较佳实施例。
图2显示一根据图1所使用控制电路之一可能的布局。
图3显示图1所示线路驱动器之使用，在一快速以太网络传输装置。
图4显示一根据先前技艺之一线路驱动器。
根据图1所示之线路驱动器，符合图4中所示组件之那些组件已经提供相同的参考数字，因此这些组件之一重复的描述已经放弃。
在图1中所示之线路驱动器包含数个驱动器或者输出级并联地连接，藉此，与图4所示传统线路驱动器比较，每一驱动级不仅包含一具有两个差动组晶体管4，5之差动组，而且在每一例子中，一分隔串联晶体管对6，7在其闸极连接，在每一例子中，自一对应电压来源9，8之一偏压。个别的驱动级系被并联地连接经由串联晶体管6，7之汲极连接且到线路驱动器或者连接其之一数据传输线路之线路核心之输出，在图1中被指出为阻抗12，13。每一驱动级之差动阻晶体管4，5，系以一模拟方式被连接到图4，即他们的源极连接系被连接到彼此且到一电压来源25，其系连接到一强加电流Io1-Ion。
除此之外，根据图1所示之实施例，有相对大的块状电容器10，11，例如大小为10pF的级数，与个别串联晶体管6，7之偏压线路连结，因此，此外，线性可以被增加，因一高频率的干涉电压其可能被结合在经由寄生电容而可以被低通量过滤效应减弱，其系以此方法被达成。
当使用传统线路驱动器如图4所示，具有图1所示实施例，差动组晶体管4，5亦激活每一差动组3以一差动方法，藉此，不管怎样，与图4中所示的线路驱动器比较，不可控制的开关26-29系被使用在结合NMOS晶体管27，28，为了连接差动组晶体管4，5之闸极连接，相反地具有两个不同参考电压Vref1以及Vref2，而取代，具有图1所示实施例一起始级或者控制电路2系被分配至每一差动组3，此电路产生分别的控制电压VGA以及VGB，被提供于个别的差动组晶体管4，5之激活。在此状态下，控制电路2系较佳地被设计以此一方式，在个别的差动组3之激活，一最大电流分别流经一分支且经由一差动组晶体管，以及一最小电流流经其它分支以及其它差动组晶体管。此最小电流系较佳地大于零，藉此原则上一适当的线性系被保证即使最小电流流经差动组3之一分支为零。为了达成此目的，控制电路2系被设计以此一方式，其可以调整要参考的是什么而作为”普通模式”位准以及准确的相对讯号行程，且彼此无关。
控制电路2的布局系更加详细被解释于下，藉由参考图2。
每一控制电路2具有转移闸14，15，其系被激活作为传输资料的函数，即藉由一数字字符被使用，以对应的互补控制讯号DW以及DW的辅助，具有相反两极。转移闸14以及15分别因此控制从一可调整的电流来源24被传递的电流Isig，到一右手阻抗19或到一左手阻抗21，藉此两个阻抗19以及21之阻抗值系完全相同。阻抗19以及21，分别与阻抗18以及20一起，形成一电压分配器其系由分别来自可调整电流来源22或者23之强迫电流Icm来驱动，藉此，如图2所示，分别在阻抗18或者阻抗20控制电压VGA以及VGB分别可被指定而分别激活对应差动组3(与图1比较)之差动组晶体管4或5；即一差动讯号系被产生(VGA或VGB)用以激活对应的差动组晶体管4，5。讯号行程的高度|VGA-VGB|可以藉由电流Isig以及藉由可调整的阻抗18-21之阻抗值被调整。
藉由电流Icm以及阻抗18，20之阻抗值，”普通模式”位准可被设定独立于参考如下之讯号行程，藉此，一般模式位准VCM系被计算如下(2)VCM＝0.5·(VGA+VGB)无关于讯号行程之一般模式位准之一调整系不可能藉由如图4中之电路配置达成。
除此之外，藉由使用转移闸14，15代替NMOS晶体管，电阻可被线性提升，其依次改善讯号侧面之对称在电压电位VGA/VGB以及VLA/VLB。
藉由图2所示之实施例，可调整的电容器16以及17分别地并联与阻抗19以及21连接。以这些可调整的电容器的协助，控制电压VGA以及VGB分别所需之侧面梯度可以被控制，其分别用以激活差动组晶体管4以及5。除此之外，步骤以及温度变动可以藉由电流ICM以及Isig之适当的变化被补偿。
差动组晶体管4，5，以及串联晶体管6，7如图1中所示系在每一例子中被设计较佳地以NMOS场效晶体管的形式。图2中阻抗18-20可在一普通观点被说明如开关组件具有一线性的电压/电流或者U/I特性曲线，且，因此，亦可被NMOS场效晶体管替代，其系以三极管范围所知的方式被操作。此特别是关于阻抗19，21。
以图1以及图2所示之实施例，一上升以及一下降讯号侧面之时间常数系在第一趋近相同，且数量，举例来说，对于其中电容器16以及17在每一例子为零的例子中(3)Tr＝Tf＝CG·(RA+RB)对于其中电容16以及17系不为零的状况中，一复杂的方程式产生Tr以及Tf，藉此在此例子中Tr＝Tf亦适用。
在此状态下，CG符合差动组晶体管4，5之闸极电容，以及RA与RB分别符合阻抗20以及18之阻抗值。
图3显示一典型的图1以及图2解释如下之线路驱动器的应用，在一传输器装置中，例如对于一快速以太网络数据传输。藉由一数字脉冲形成器1的协助，一数字脉冲预先强调或者传输资料之过滤系被执行，以及互补的数字控制讯号DW以及DW分别地被产生用于个别控制电路2。基于被传输之传输讯号所欲的脉冲高度，一些差动组3系被开关过度。差动组3与对应的串联晶体管连接到一数据传输线路30之线路核心，藉由在数据传输线路30之讯号变化，所欲讯号行程系被产生在每一例子中的个别加载阻抗。
权利要求
1.一种用于数据传输之线路驱动器，具有数个驱动级(3)并联地连接，藉此每一驱动级(3)包含一具有两个晶体管(4，5)之第一晶体管对，其系差动地被激活作为被传输之资料之一函数，以及一第二晶体管对，藉此在每一例子中第二晶体管对中之一晶体管(6，7)系以串联连接在第一晶体管对之一对应的晶体管(4，5)以及该线路驱动器之一输出之间，以此方式个别的驱动级(3)并联地被连接到线路驱动器之输出。
2.根据权利要求第1项所述之线路驱动器，其特征在于一控制电路(2)系被分配至每一驱动级(3)用以产生差动控制讯号(VGA，VGB)以激活个别的驱动级(3)之第一晶体管对之两个晶体管(4，5)，藉此每一控制电路(2)系以此方式被设计，当差动控制讯号(VGA，VGB)被产生，一特定最大电流流经第一晶体管对之一晶体管，以及一特定的最小电流流经第一晶体管对之其它晶体管。
3.根据权利要求第2项所述之线路驱动器，其特征在于每一控制电路(2)系以此方式被设计其可以调整被产生之控制讯号(VGA，VGB)之正常模式位准用以激活个别的驱动级(3)之第一晶体管对之两个晶体管(4，5)，与这些控制讯号(VGA，VGB)之讯号行程无关。
4.根据权利要求第2或第3项所述之线路驱动器，其特征在于每一控制电路(2)包含一对转移闸(14，15)，藉此每一转移闸(14，15)系藉由互补的控制讯号(DW，DW)作为资料之一函数被激活，其系被传递，以及随意地发送，或者不发送，一电流(ISIG)自一电流源(24)作为藉由这些控制讯号(DW，DW)激活之一函数，到一开关组件(18，19；20，21)形成之具有一线性电压/电流特性曲线之分压器，藉此在一分压器，控制讯号(VGB)系被提供用于一晶体管(4)的激活，以及在其它分压器，控制讯号(VGA)系被提供用于对应的驱动级(3)之第一晶体管对之其它晶体管(5)的激活。
5.根据权利要求第4项所述之线路驱动器，其特征在于该电流源(24)系可调整。
6.根据权利要求第4或第5项所述之线路驱动器，其特征在于与转移闸(14，15)连结之分压器系在每一例子中自一可调整的另外的电流源(22，23)提供电流(ICM)。
7.根据权利要求第4到第6项其中一项所述之线路驱动器，其特征在于每一分压器包含一串联电路含有一第一开关组件(18，20)具有一线性电压/电流特性曲线以及一第二开关组件(19，21)具有一线性电压/电流特性曲线，藉此在分压器之第二开关组件(18，20)，该控制讯号(VGA，VGB)系被准备用于对应的驱动级(3)之该第一晶体管对之两个晶体管(4，5)，以及在该第一开关组件(18，20)以及该第二开关组件(19，21)之间之一连接点在每一例子中系被连接至该个别的转移闸(14，15)之一输出。
8.根据权利要求第7项所述之线路驱动器，其特征在于被分配至该两个转移闸(14，15)之分压器之该第二开关组件(19，21)具有完全相同的电阻值。
9.根据权利要求第7或第8项所述之线路驱动器，其特征在于一可调整的电容器(16，17)俱系被并联地连接至该分压器之第二开关组件(19，21)。
10.根据权利要求第4项至第9项其中一项所述之线路驱动器，其特征在于该开关组件(18，19；20，21)可以分压器之线性电压/电流特性曲线调整。
11.根据前述权利要求其中一项所述之线路驱动器，其特征在于每一驱动级(3)之第二晶体管对之晶体管(6，7)系受到一对应的电压来源(8，9)之偏压的影响，其系藉由一偏压线路被连接至第二晶体管对之个别的晶体管(6，7)，藉此被分配到第二晶体管对之每一晶体管(6，7)之该偏压线路系与一电容器(10，11)连结。
12.根据权利要求第11项所述之线路驱动器，其特征在于与每一驱动级(3)之第二晶体管对之晶体管(6，7)之偏压线路连结之电容器(10，11)系为10pF的大小位准。
13.用于电线连结的资料转移的传输装置，具有根据前述权利要求之一线路驱动器，其中输出系被连接至一资料转移线路(30)之线路核心。
14.根据权利要求第13项所述之传输装置，其特征在于该传输装置具有一脉冲形成器(1)用于一数字传输讯号之数字脉冲预先强调，其系经由数据传输线路(30)被传输，且线路驱动器系根据权利要求第4项至第9项其中一项被设计，藉此该脉冲形成器(1)产生互补的控制讯号(DW，DW)用于该个别的驱动级(3)之控制电路(2)之该转移闸(14，15)。
全文摘要
一线路驱动器其系特别适合在高位速率之电路连结的数据传输，包含数个并联连接的驱动级(3)分别包含一第一组晶体管含有两个晶体管(4，5)其系以根据被传输的数字资料之一差动方式被控制，以及一第二组的晶体管(4，5)。属于第二组晶体管(6，7)之晶体管系串联连接至第一组晶体管之一对应的晶体管(4，5)。个别的驱动级(3)系藉由第二组晶体管之晶体管(6，7)被并联连接至线路驱动器之两端点。每一驱动级(3)系与一具有转移闸(14，15)之控制电路(2)联合，产生差动控制讯号(VG
文档编号H03K19/0175GK1533659SQ02814482
公开日2004年9月29日 申请日期2002年6月11日 优先权日2001年7月18日
发明者A·汉内伯格, P·拉亚塞, A 汉内伯格, 侨 申请人:因芬尼昂技术股份公司