专利名称：具有减小的阈值电流的缓冲器系统的制作方法
技术领域：
本公开涉及缓冲器系统，且更具体而言，涉及具有减小的阈值电流的缓冲器系统。
背景技术：
缓冲器电路被广泛地用在很多数字系统中，且一般提供输入信号和其他电路系统(例如与集成电路(IC)相关的其他电路系统)之间的阻抗匹配和边缘设置功能。在数字混合信号系统中，输入缓冲器可以包括响应于输入信号而开关的一个或更多开关级。尽管切换缓冲器中的状态实际所需的阈值电流可以相对低，当发生IC和其他电路系统之间的通信时，输入缓冲器中的阻抗可能导致大的持续的电流消耗(current draw)。例如,如果输入缓冲器由比输入信号的电压大的电压供电，则缓冲器电路可以在状态之间切换时消耗大阈值电流，且在输入声明为高时具有连续的电流消耗。缓冲器中大阈值电流的存在可能不必要地增加IC的总功率消耗，这进而可能限制了电池寿命且形成热管理问题。用于降低阈值 电流的常规方法包括使用大电阻器和/或大面积晶体管来电流限制缓冲器或其一部分。然而，这些方法需要IC管芯面积的增加实现且可能不利地(且不可预知地)影响IC的缓冲器和/或电路系统的带宽。
发明内容
本发明一方面涉及一种输入缓冲器系统，包含
第一反相器级电路系统，配置成反转在状态之间切换的输入数字信号；以及第一电流源电路系统，包含耦合在电压轨和第一反相器级电路系统之间的第一电流源，该第一电流源配置成产生第一参考电流以向第一反相器级电路系统供应功率，该第一电流源电路系统还配置成基于第一参考电流限制第一反相器级电路系统的阈值电流。本发明另一方面涉及一种用于减小缓冲器系统中的阈值电流的方法，包含 使用第一电流源限制缓冲器系统的第一级的阈值电流；
使用第二电流源延迟缓冲器系统的第二级的开关转变。本发明再一方面涉及一种系统，包含
第一反相器级电路系统，配置成反转在状态之间切换的输入数字信号；
第一电流源电路系统，包含耦合在电压轨和第一反相器级电路系统之间的第一电流源，该第一电流源配置成产生第一参考电流以向第一反相器级电路系统供应功率，该第一电流源电路系统还配置成基于第一参考电流限制第一反相器级电路系统的阈值电流；
第二反相器级电路系统，与第一反相器级电路系统串联耦合在一起，该第二反相器级电路系统配置成反转第一反相器级电路系统的输出；
第二电流源电路系统，配置成产生第二参考电流以向第二反相器级电路系统供应功率，该第二参考电流还配置成限制第二反相器级电路系统的阈值电流且在由第二反相器级电路系统切换的输入数字信号上引入延迟；以及
迟滞电路系统，耦合到第一反相器级电路系统，配置成控制由第一反相器级电路系统进行的、输入数字信号的开关转变阈值，使得低向高的开关转变阈值大于高向低的开关转变阈值。
从符合所要求保护的主题的实施例的下面的详细描述将显见所要求保护的主题的特征和优点，应当参考附图考虑其描述，其中
图I说明符合本公开的各个实施例的输入缓冲器系统；
图2说明符合本公开的一个实施例的、与输入缓冲器系统相关的阈值电流的信号图；图3说明符合本公开的一个实施例的输入缓冲器系统的输入和输入信号之间的延迟时间的信号 图4说明符合本公开的各个实施例的另一输入缓冲器系统；以及 图5说明根据本公开的一个实施例的操作的流程图。·尽管参考说明性实施例继续下面的详细描述，本领域技术人员将显见其很多备选、修改和变型。
具体实施例方式一般而言，本公开提供缓冲器系统(和方法)以在减小操作期间缓冲器消耗的阈值电流(Icct)的同时缓冲数字输入信号。阈值电流一般定义为在从低向高或从高向低的转变阈值期间开关器件或开关器件的集合所消耗的电流。低功率电流源电路系统可以用于对缓冲器的所选级供电，使得缓冲器的最大阈值电流(Icct)至多是电流源的值，因而提供优于使用较高功率电压轨的阈值电流的显著减小。另外，可以使用迟滞电路系统，使得缓冲器中的状态之间的转换较不受噪声影响。有利地，本公开的缓冲器系统提供减小的Icct而无需大电阻器和/或大晶体管，因而增加了操作带宽且减小了总管芯面积。图I说明符合本公开的各个实施例的缓冲器系统100。图I的缓冲器系统100包括一般表示为102、104、106和108的多级以缓冲输入信号(IN)且产生缓冲的输出信号(OUT)。图I的缓冲器系统100包括配置成向第一级102供应功率的第一电流限制电路系统110，且还包括配置成向第二级104供应功率的第二电流限制电路系统112。图I中示意的缓冲器系统100可以被包括在诸如半导体集成电路芯片、片上系统(SoC)之类的通用或定制集成电路(IC)中或形成其一部分。第一级102可以包括配置成接收输入信号(IN)且在一些实施例中接收使能信号(en)的NAND门电路系统114。输入信号(IN)可以是诸如数字脉冲列或数字串行数据流的数字信号。在一个实施例中，使能信号(en)可以固定在高值(逻辑或数字“ I ”)，使得NAND门114操作为IN的反相器。在其他实施例中，使能信号(en)例如可以从电源轨(Rail)(+)坡升时保持为低的复位信号上的功率得出或基于复位信号上的功率，且一旦轨(+)跨越所选阈值，使能信号(en)可以在高值固定为高。一旦使能信号(en)为高，NAND门电路系统114可以操作为输入信号IN的反相器。在其他实施例中，类似于级104、106和/或108，第一级102可以包括配置成接收输入信号IN的反相器电路系统。缓冲器系统100的第二级104、第三级106和第四级108可以包括相应的反相器电路系统116、118和120。每一级102、104、106和108可以串联耦合以提供高和低(逻辑或数字“0”)之间的数字状态的连续切换。因而当IN摆动为高时，第一级102的输出为低，第二极104的输出为高，且第三级106的输出为低，且第四级108的输出为高(且当然，当IN摆动为低时发生相反的操作)。反相器电路系统116可以包含一个或更多晶体管器件(例如，MOS和/或BJT器件)，该一个或更多晶体管器件可以具有连接到地(或参考)电势的以虚线示为Cl的相关的固有输入电容。类似地，反相器电路系统118和120可以具有分别以虚线示为C2和C3的相关的固有输入电容。电源轨轨⑴和轨㈠可以用于向所选级提供功率和/或用作用于缓冲器系统100的所选级的参考电势(如下面将要描述)。在一些实施例中，电源轨(+)/(_)可以从与IC相关的内部参考电压(例如，Vcc、Vdd等)得出。第一电流限制电路系统110可以包括电流源电路系统122和使能/失效开关电路系统124。第一电流限制电路系统110可以耦合在轨电压轨⑴和第一级102之间。电流源电路系统122配置成产生足以向NAND门114提供功率的参考电流(Irefl)。Irefl的值例如可以基于例如IC中能够产生的最低稳定电流源，其典型地远小于作为轨(+)上一般可 用的电流(Icc)(例如，Irefl〈〈可用Icc，它们可以具有数量级的差异)。针对IrefI使用最低稳定电流源可以确保最小功耗。然而，当Irefl减小时,在阈值电压和传播延迟方面存在不可预知的影响。一般地，电流源Irefl越小，从IN到Outl的传播延迟越大(这可能限制带宽)。因而，Irefl的值还可能基于稳定性和/或带宽考虑。一般地，电流源电路系统122操作为限制NAND门电路系统114可以消耗的阈值电流(Icct)。因而，不是从电压源轨(+)/㈠消耗相对大的阈值电流，电流源电路系统100将NAND门114能够消耗的电流量限制成最大值为Irefl。使能/失效开关电路系统124可以包括任意类型的开关器件(例如，MOS晶体管、BJT等)。开关电路系统124可以提供对到NAND门114的功率供应的控制。当开关124被控制为断开时，电流源电路系统122向NAND门电路系统114提供功率，且当控制为闭合时，电流源电路系统122被旁路且轨电压轨(+)可以向NAND门电路系统114供应功率。一般而言，电流源122供应的电流量远小于从轨(轨⑴)可用的电流量。因而，在一些实现方式中，对到NAND门电路系统114的功率供应的选择提供控制可能是有利的。例如，当Irefl供应功率且因而限制NAND门114能够消耗的Icct时，这可能使得NAND门114的整体开关速度的稍微降低。如果需要开关速度的增力口，以Icct的增加为代价，可以旁路电流源电路系统122。缓冲器系统100的特征的一个优点在图2中示意。继续参考图1，图2说明若Icc对比时间(t)时的信号图200，且一般示意在从低向高或从高向低的开关转变期间缓冲器系统100的阈值电流消耗。在操作中，当电流源122向第一级102供应功率时，阈值电流由信号202示意。在开关转变的开始，阈值电流可以对电容器C2和C3充电，且这示意为信号202开始时的相对毛刺。能够从第一级102消耗的最大电流量为Irefl。毛刺可以包括级104、106和108的转换开始时的附加Iref2。此后，Icct的值下降到基于Irefl的值。对照地，如果电流源122 (例如经由开关124)被旁路，使得第一级102通过轨电压轨(+)供电，如信号204所示意(以虚线示出)，远远更大的Icct电流被第一级102消耗。信号图200未按比例绘制，且提供信号图200是为了示意Icct之间的相对差异。因而，使用缓冲器系统100可以实现Icct的显著减小。当电流源电路系统122向NAND门114提供功率时，NAND门114的输出Outl被反相为输入信号IN (假设使能信号(en)固定在高)。Outl进而用作反相器116的输入，且用于驱动反相器116的阻抗Cl。当输入信号(IN)从低向高转变时，Outl从高向低转变，且Cl对地放电。当输入信号(IN)从高向低转变时，Outl从低向高转变，且Cl充电。然而，因为电流源电路系统122限制了 NAND门114的电流消耗(与耦合到轨电压轨(+)相反)，Cl的充电时间可以大于Cl的放电时间，且因而与从高到低相比，当通过NAND门114从低向高转变时可能出现较大的延迟。因此，本实施例的缓冲器系统100还可以包括配置成向第二级104供应功率并限制其阈值电流的第二电流限制电路系统112。类似于第一电流限制电路系统110，第二电流限制电路系统112可以包括配置成产生第二参考电流Iref2的电流源126，且还可以包括开关电路系统128。第二电流限制电路系统112可以耦合在轨电压轨⑴和第二级104之间。电路系统112的操作类似于上述110的操作。也如上所述，Cl的充电可能导致输入信号从高向低转变(Outl从低切换为高)时的延迟，该延迟可能大于当输入信号从低向高转变时的延迟(Outl从高向低切换)。为了防止转变状态之间的延迟的不均衡，第二电流源126可以在输入信号从低向高转变(0ut2从低向高切换)时引入延迟。这一概念在图3中说明。简单地参考图3，且继续参考图1，图3说明输入信号IN 302和输出信号OUT 304的信号图300。可以通过在IN从高向低转变(Out从低向高转变且对Cl充电)时限制第一级102的 阈值电流导致延迟dtl。可以通过当IN从低向高转变(0ut2从低向高转变且对C2充电)时限制第二级104的阈值电流导致类似的延迟dt2。在一个实施例中，Irefl的值基本等于Iref2的值。然而，在其他实施例中，例如由于第一 102和第二级104之间的组件差异，Iref2的值可以不同于Irefl，且Irefl和/或Iref2可以选择为使得第二级104的延迟基本等于第一级102的延迟。在任意实施例中，术语“基本等于”意味着处于所选范围内(例如10%内)，和/或在拓扑中利用的器件的组件容差内。在另一实施例中，不是在轨电压轨(+)和第二级104之间耦合第二电流限制电路系统112,电路系统112可以稱合在轨电压轨(_)和第一级102之间。在这种实施例中，电路系统112可以在Outl从高向低转变(即当Cl放电)时提供受限电流源，这进而形成与Cl充电时的延迟类似的延迟。然而，在轨(+)和轨(_)直接供电的标准反相器中，阈值电压并不完美地设置在轨(+)/2 (它而是处于轨(+)和轨(_)之间的某处)。因此，与从高向低相t匕，当从低向高转换时，引入传播延迟中的差异。使用电流源122可以倍增当IN从高向低转换时传播延迟的量。类似地，从102向轨㈠增加电流源126可以操作为在IN从低向高转换时倍增传播延迟。然而，因为传播延迟(不使用电流源)可能不相等，所得的传播延迟(假设从轨(+)到102和从102到轨(-)具有基本相等的电流源)可能不等。为了计及该差异，电流源122和126可以给出差异值以形成基本相等的传播延迟。然而，在一些实现方式中，通过调节Irefl和/或Iref2来匹配传播延迟可能是困难的且有时是不可靠的。使用具有从轨⑴(诸如图I中的102和104)连接的电流源的两个反相器在Outl从低向高转换且当0ut2从低向高转换时倍增传播延迟，这可以提供更均匀地延迟时间。在另一实施例中，电路110和112可以分别耦合在102和轨(_)以及104和轨(_)之间。这种实施例可以获得与如图I所示意耦合且如上所述的电路系统110和112相同(或大致相同)的延迟时间。当然，在此处描述的任意实施例中，如果可以通过第一电流源电路系统110导致的延迟(dtl)可以忽略或处于可操作参数内，则第二电流源电路系统112可以省略和/或被旁路(经由开关电路系统128)，且第二级104可以从电压轨轨(+)/㈠直接供电。第三级106和第四级108可以分别包括反相器电路系统118和120。级106和108其中每一个可以通过轨电压轨(+)/(-)供电。可以包括第三级106和/或第四级108以向输出信号提供“更干净的”边缘(即，减小通过第一级102和/或第二级104可能引入到输入信号的歪斜失真)。另外，如果例如缓冲器系统100的输出用于驱动很多晶体管门，则第三级106和/或第四级108可以包括能够为输出信号提供较大驱动的“较大”晶体管元件，这将形成大电容负荷。当然，在其他实施例中，第三级106和/或第四级108可以省略。图4说明符合本公开的各个实施例的另一输入缓冲器系统400。图4的上述说明将独立NMOS和PMOS元称为“开关”，且因而，应当理解，尽管图4示意了 NMOS和PMOS元件，在一些实施例中，图4的系统可以使用BJT元件和/或其他开关电路实现。类似于图I的缓冲器系统，图4的缓冲器系统400包括一般表示为402、404、406和408的多级，以缓冲输 入信号(IN)且产生缓冲的输出信号(OUT)。与原先的实施例一样,输入信号(IN)可以是诸如数字脉冲列或数字串行数据流的数字信号。图4的缓冲器系统可以包括第一和第二电流限制电路系统，该第一和第二限制电路系统包括参考电流源448和包括开关410以及开关422和426的电流镜电路系统。电流源448配置成供应参考电流Iref，该电流Iref通过开关410镜像到开关422和426，且开关422和426分别向级102和104供应功率。第一级402可以包括NAND门电路系统，该NAND门电路系统包含开关430、432、434和436。开关432和434通过输入信号(IN)控制。开关430和436可以通过固定参考信号450 (例如，固定在高值的使能信号(逻辑或数字“I”))控制，使得开关432和434操作为IN的反相器。如前所述，使能信号可以从例如电源Vdd坡升时维持低的复位信号上的功率得出或例如基于复位信号上的功率，且一旦Vdd跨越所选阈值，使能信号可以在高值固定为高。第一电流源422配置成向第一级402供应功率且耦合在电源轨Vdd和第一级402之间以限制在开关转变期间可以被第一级402消耗的阈值电流(Icct)。缓冲器系统400的第二 404、第三406和第四408级可以包括相应的反相器电路系统416、418和420。每一级402、404、406和408可以串联耦合以提供高和低(逻辑或数字“0”)之间的数字状态的连续切换。因而当IN摆动到高时，第一级402的输出为低，第二级404的输出为高，第三级406的输出为低且第四级408的输出为高(且当然，当IN摆动到低时发生相反的操作)。反相器电路系统416可以包含一个或更多晶体管器件(例如，MOS和/或BJT器件)，该一个或更多晶体管器件可以具有连接到地(Gnd或参考)电势的以虚线示为Cl的相关的固有输入阻抗。类似地，反相器电路系统418和420可以具有分别以虚线示为C2和C3的相关的固有输入阻抗。电源轨Vdd和Gnd可以用于向所选级供应功率和/或用作用于缓冲器系统400的所选级的参考电势(如下面将要描述)。在一些实施例中，电源Vdd和Gnd可以从与IC相关的内部参考电压得出。为了限制第一级402和第二级404的阈值电流(Icct), Iref的值可以选择为远小于Vdd上的可用电流，且如上所述还可以基于带宽和/或电流稳定性考虑进行选择。可以包括旁路电路系统以旁路电流源448产生的参考电流Iref。例如，可以包括开关412和414以控制哪个电源或Vdd或Iref用于对第一和第二级402和404进行供电。例如，控制信号452可以控制开关412和414的开关状态。控制信号452可以声明为低，使得开关414保持断开(非导电)且开关412保持闭合(导电)以从电流源448 (Iref)向第一级402和第二级404供应功率。如果开关414闭合(导电)，在Vdd向第一级402和第二级404供应功率的同时，开关422和426 (以及Iref)可以分流(shunt)到地。在这种情况中，开关412将断开(不导电)，使得不存在通过414从Vdd到GND的直接短路。在缓冲器系统400的操作期间，通过声明控制信号454为低，开关424和428可以维持闭合。开关424和428可以用于镜像开关412的导通电阻(当闭合时的电阻)。在一些实施例中，如果供应到402和404的电流基本相等(或基本等于Iref的倍数)并不重要，可以使用直接短路代替开关424和/或428。使用电流源448 (经由开关422)向第一级402供应功率的阈值电流限制能力类似于上面参考图I提供且如图2示意的描述。另外，使用电流源448 (经由开关426)在第二级404中引入开关延迟类似于上面参考图I提供且如图3示意的描述。本实施例还可以包括迟滞电路系统438。迟滞电路系统438 —般操作为控制第一级402的开关转变阈值，使得低向高的转变阈值大于高向低的转变阈值。因此，例如，使得第一级402的低向高和高向低的开关转变不发生在大致相同的电压处，迟滞电路系统438 可以控制第一级402，使得低向高的转变阈值电压(级402的输入)大于高向低转变阈值电压(级402的输入)。迟滞电路系统438可以包括迟滞开关440和使能/失效开关442。开关442可以经由控制信号456控制以使能或失效迟滞作用，且一般地，如果开关442闭合(导电)，则迟滞开关440配置成提供用于第一级402的开关状态的迟滞作用。在操作中且假设迟滞电路系统438使能，当IN为高且Outl为低时，开关440闭合(导电)。因此，开关434的源通过开关440和442的导通电阻连接到Gnd。当输入信号(IN)从高落到低时，开关434不切换状态(断开到闭合)，直到输入信号(IN)下降到在开关434的源极连接到Gnd(即，开关434的栅极需要下降到更低以切换状态)之前所需的值以下。然而，开关440和442可以操作为甚至在Outl从高向低转换之后仍保持流经第一级402的阈值电流。因此，迟滞电路系统238还可以包括操作为在IN转换为高时解耦合开关434的开关444。因而，开关444在IN转换为高时有效地断开Icct。迟滞电路系统438可以操作为增加可以在输入信号上存在的噪声容差，然而，迟滞电路系统438的附加开关元件可能形成附加电容(例如，增加Cl )，这可能形成附加传播延迟，且还可能限制带宽。这种附加传播延迟可能在从低到高和从高到低的转变之间不均衡，且因而电流源426可能不匹配附加延迟。如果这种附加延迟处于操作参数内，则迟滞电路系统438可以经由开关442使能。否则，迟滞电路系统438可以省略或失效。与图I的实施例一样，图4中示意的缓冲器系统400可以被包括在诸如半导体集成电路芯片、片上系统(SoC)等通用或定制集成电路(IC)内或形成其一部分。而且，与图I的原先的实施例一样，第三级406和/或第四级408可以向输出信号提供“更干净”的边缘(即，减小通过第一级402和/或第二级404可能引入到输入信号的歪斜失真)和/或用于驱动大电容负荷。当然，第三级406和/或第四级408可以省略。图5说明根据一个实施例的操作的流程图500。本实施例的操作可以包括使用第一电流源限制缓冲器电路的第一级的阈值电流。操作还可以包括使用迟滞电路系统控制缓冲器电路504的第一级中的开关转变阈值，使得低到高的转变阈值大于高到低的转变阈值。操作还可以包括使用第二电流源延迟缓冲器电路506的第二级的开关转变。尽管图5说明根据一个实施例的各种操作，应当理解并不是所有这些操作都是必须的。实际上，此处完全可以预期，在本公开的其他实施例中，图5中示意的操作可以以未在任意附图中特别示出的方式组合，但是仍完全符合本公开。因而，涉及在一个附图中没有明确示出的特征和/或操作的权利要求被认为处于本公开的范围和内容内。另外，此处当在任意实施例中使用时，“电路系统”或“电路”例如可以包含单个或任意组合的硬布线电路系统、可编程电路系统、状态机电路系统和/或在较大系统中可用的电路系统，例如，可以作为集成电路的一部分包括的分立元件。因而，在一个实施例中，本公开提供一种输入缓冲器系统，其包括配置成反转在状态之间切换的输入数字信号的第一反相器级电路系统。本实施例的输入缓冲器系统还可以包括第一电流源电路系统，该第一电流源电路系统包含耦合在电压轨和第一反相器级电路系统之间的第一电流源。第一电流源配置成产生第一参考电流以向第一反相器级电路系统供应功率，且第一电流源电路系统还配置成基于第一参考电流限制第一反相器级电路系统的阈值电流。
在另一实施例中，本公开提供一种用于减小缓冲器系统中的阈值电流的方法。该方法包括使用第一电流源限制缓冲器系统的第一级的阈值电流；以及使用第二电流源延迟缓冲器系统的第二级的开关转变。在又一实施例中，本公开提供一种缓冲器系统，其包括配置成反相在状态之间切换的输入数字信号的第一反相器级电路系统。缓冲器系统还可以包括第一电流源电路系统，该第一电流源电路系统包含稱合在电压轨和第一反相器级电路系统之间的第一电流源。第一电流源配置成产生第一参考电流以向第一反相器级电路系统供应功率，且第一电流源电路系统还配置成基于第一参考电流限制第一反相器级电路系统的阈值电流。该缓冲器系统还可以包括迟滞电路系统，该迟滞电路系统耦合到第一反相器级电路系统，配置成控制第一反相器级中的开关转变阈值，使得低向高的转变阈值大于高向低的转变阈值。此处采用的术语和表达用作描述而非限制的术语，且在这种术语和表达的使用中，并不旨在排除示出和描述的特征的任意等价物(或其一部分)，且应当意识到，在权利要求的范围内的各种修改是可能的。因此，权利要求旨在覆盖所有这种等价物。此处描述了各种特征、方面和实施例。如本领域技术人员所理解，特征、方面和实施例易于彼此组合且易于变型和修改。因此本公开应当视为包含这种组合、变型和修改。
权利要求
1.一种输入缓冲器系统，包含 第一反相器级电路系统，配置成反转在状态之间切换的输入数字信号；以及第一电流源电路系统，包含耦合在电压轨和第一反相器级电路系统之间的第一电流源，该第一电流源配置成产生第一参考电流以向第一反相器级电路系统供应功率，该第一电流源电路系统还配置成基于第一参考电流限制第一反相器级电路系统的阈值电流。
2.根据权利要求I所述的输入缓冲器系统，还包含 第二反相器级电路系统，与第一反相器级电路系统串联耦合在一起，该第二反相器级电路系统配置成反转第一反相器级电路系统的输出；以及 第二电流源电路系统，配置成产生第二参考电流以向第二反相器级电路系统供应功率，该第二参考电流进一步配置成限制第二反相器级电路系统的阈值电流且在由第二反相器级电路系统切换的输入数字信号上引入延迟。
3.根据权利要求2所述的输入缓冲器系统，其中 该第一参考电流配置成在由第一反相器级电路系统切换的输入数字信号上引入延迟；且其中 由第二参考电流引入的延迟基本等于由第一参考电流引入的延迟。
4.根据权利要求2所述的输入缓冲器系统，其中 该第一参考电流基本等于该第二参考电流。
5.根据权利要求I所述的输入缓冲器系统，其中 该第一参考电流远小于从电压轨可得的电流。
6.根据权利要求I所述的输入缓冲器系统，还包含 迟滞电路系统，该迟滞电路系统耦合到第一反相器级电路系统，配置成控制由第一反相器级电路系统进行的、输入数字信号的开关转变阈值，使得低向高的开关转变阈值大于高向低的开关转变阈值。
7.根据权利要求2所述的输入缓冲器系统，还包含 第三和第四反相器级电路系统，与第一和第二反相器级电路系统串联地耦合在一起，该第三反相器级电路系统配置成反转第二反相器级电路系统的输出且该第四反相器级电路系统配置成反转第三反相器级电路系统的输出。
8.一种用于减小缓冲器系统中的阈值电流的方法，包含 使用第一电流源限制缓冲器系统的第一级的阈值电流； 使用第二电流源延迟缓冲器系统的第二级的开关转变。
9.根据权利要求8所述的方法，其中 第一源电流配置成在由第一反相器级电路系统切换的输入数字信号上引入延迟；且其中 由第二电流源引入的延迟基本等于第一电流源引入的延迟。
10.根据权利要求8所述的方法，其中 第一电流源基本等于第二电流源。
11.根据权利要求8所述的方法，其中 第一电流源远小于从电压轨可得的电流。
12.根据权利要求8所述的方法，还包含控制输入到第一级的输入数字信号的开关转变阈值，使得输入信号的低向高的开关转变阈值大于高向低的开关转变阈值。
13.—种系统,包含 第一反相器级电路系统，配置成反转在状态之间切换的输入数字信号； 第一电流源电路系统，包含耦合在电压轨和第一反相器级电路系统之间的第一电流源，该第一电流源配置成产生第一参考电流以向第一反相器级电路系统供应功率，该第一电流源电路系统还配置成基于第一参考电流限制第一反相器级电路系统的阈值电流； 第二反相器级电路系统，与第一反相器级电路系统串联耦合在一起，该第二反相器级电路系统配置成反转第一反相器级电路系统的输出； 第二电流源电路系统，配置成产生第二参考电流以向第二反相器级电路系统供应功率，该第二参考电流还配置成限制第二反相器级电路系统的阈值电流且在由第二反相器级电路系统切换的输入数字信号上引入延迟；以及 迟滞电路系统，耦合到第一反相器级电路系统，配置成控制由第一反相器级电路系统进行的、输入数字信号的开关转变阈值，使得低向高的开关转变阈值大于高向低的开关转变阈值。
14.根据权利要求13所述的系统，其中 该第一参考电流配置成在由第一反相器级电路系统切换的输入数字信号上引入延迟；且其中 由第二参考电流引入的延迟基本等于由第一参考电流引入的延迟。
15.根据权利要求14所述的系统，其中 该第一参考电流基本等于该第二参考电流。
16.根据权利要求13所述的系统，其中 该第一参考电流远小于从电压轨可得的电流。
17.根据权利要求13所述的系统，还包含 第三和第四反相器级电路系统，与第一和第二反相器级电路系统串联地耦合在一起，该第三反相器级电路系统配置成反转第二反相器级电路系统的输出且该第四反相器级电路系统配置成反转第三反相器级电路系统的输出。
全文摘要
本发明涉及具有减小的阈值电流的缓冲器系统。提供一种缓冲器系统，其使用电流源减小阈值电流以向缓冲器系统的一个或更多级提供功率。该缓冲器系统还可以包括均衡电流源可能向输入信号引入的延迟的全部或一部分的延迟管理技术。另外，迟滞技术可以用于提供输入信号的增强的噪声管理。
文档编号H03K19/0175GK102710247SQ201210079478
公开日2012年10月3日 申请日期2012年3月23日 优先权日2011年3月23日
发明者T.戴格尔 申请人:快捷半导体(苏州)有限公司, 快捷半导体公司