专利名称：将差分模式信号转换为单端信号之低待机电流消耗电路的制作方法
技术领域：
本发明大致有关逻辑电路，且特别有关将差分模式信号转换为单端信号之低待机电流消耗装置。
背景技术：
当需要高速及低电压摆动资料转换时，其中信号被运载于两导体上之差分信号发送(通常亦被称为双端信号)系被定义为两信号差。差分信号发送或许是最有力及未来性之信号发送概念。通常被用于如通信芯片及路由器之高速信号发送应用之电流模式逻辑(CML)系使用差分信号发送。
由于电流模式逻辑与如射极耦合逻辑(ECL)相较下具相当低功率消耗及低供给电压，所以被广泛用于高速应用。由于电流模式逻辑具低电压摆动，所以亦较互补金属氧化物半导体(CM0S)逻辑为快。电流模式逻辑亦具有可使用互补金属氧化物半导体制造技术来制造之附带优点。
互补金属氧化物半导体逻辑胜过电流模式逻辑之一优点系为电流模式逻辑电路中具有待机状态电流，而互补金属氧化物半导体逻辑中并无待机状态电流。因此，电流模式逻辑电路通常较互补金属氧化物半导体逻辑电路消耗更多功率。
然而，因为电流模式逻辑电路及互补金属氧化物半导体逻辑电路可被创造于相同基板上，所以可将电流模式逻辑及互补金属氧化物半导体逻辑电路结合为一设计。因此，电流模式逻辑电路之高速优点可被开拓于需高速转换时，而互补金属氧化物半导体逻辑之低功率消耗系可用于不需极高速时。
不幸地，电流模式逻辑电路使用差分信号发送，而互补金属氧化物半导体逻辑电路使用信号被运载于单导体上之单端信号。因此，需电流模式逻辑电路差分信号对互补金属氧化物半导体逻辑电路单端信号间之转换。
共同解决方案系使用具一或更多信号端缓冲器(或反向器)之电流模式逻辑对单端模式信号转换器来执行从差分信号发送至单端信号发送之转换。当不需转换或全部电路均待机时，通常会关闭电流模式逻辑电路参考电流源以降低功率消耗。
先前技术优点之一系当电流模式逻辑电路参考电流源被关闭时，单端缓冲器中之晶体管闸极系向左浮动。此可产生单端缓器处之未被定义输入，而未被定义输出则出现于单端缓冲器输出处。
先前技术之第二优点系当单端缓冲器处具有未被定义输入时，因为单端缓冲器输出将视其输入而改变，所以电路待机时，电流可能会流动。因此增加电流消耗。
发明内容
这些及其它问题大致藉由呈现将差分模式信号转换为单端信号之低待机电流消耗装置之本发明较佳实施例来解决或避开，且技术优势大致被达成。
依据本发明较佳实施例，一电路系包含具有差分模式输入及单端输出之电流模式逻辑单端转换器，该单端转换器系包含可转换差分模式信号为单端信号之电路，及被耦合至该单端输出之输出晶体管，该输出晶体管可将该单端输出设定至特定值之逻辑状态。
依据本发明另一较佳实施例，一电路系包含具有差分模式输入及单端输入之电流模式逻辑单端转换器，该单端转换器系被用来转换差分模式信号为单端信号，及被耦合至该单端输出之输出调节器电路，当电流模式逻辑单端转换器待机时，该输出调节器电路系被用于将该单端输出设定至逻辑状态之特定值。
本发明较佳实施例之优点系当电流模式逻辑单端转换器待机或不被使用时，对该单端缓冲器之输入系具有定义值。因此，该单端缓冲器之输入处系具有定义状态。
本发明较佳实施例之进一步优点系因该单端缓冲器之输入处具有定义状态，所以一旦定义状态经由缓冲器被传输，则无进一步状态改变。因此，当转换器待机时，无任何电流流动。
上述已相当广泛地勾划出本发明特征及技术优点，使以下本发明详细说明可更容易了解。形成本发明权利要求主题之本发明附带特征及优点将被说明如下。熟练技术人士应了解，被揭示概念及特定实施例可立即被当做修改或设计其它结构或处理以执行本发明相同目的之基础。熟练技术人士亦应了解，该同等建构并不背离附带权利要求中说明之本发明精神及范畴。
为了更完全了解本发明及其优点，现在参考以下
，其中第1图为包含差分模式及单端模式信号发送之子电路及信号转换器之逻辑电路图；第2图为显示差分模式信号及同等单端模式信号之资料图；第3图为被设计用于差分模式对单端模式转换器之高位准图；第4图为先前技术差分模式对单端模式转换器之略图；第5图为依据本发明较佳实施例之具低功率消耗之差分模式对单端模式转换器之略图；及第6图为依据本发明较佳实施例之具低功率消耗之差分模式对单端模式转换器之略图。
具体实施例方式
本较佳实施例之制作及使用系被详细讨论如下。然而，应了解本发明系提供可被具体化为各种特定脉络之许多应用发明性概念。被讨论之特定实施例仅为制作及使用本发明之特定方式例证，而并不限制本发明范畴。
本发明将针对较佳实施例以特定脉络，亦即电流模式逻辑信号对互补金属氧化物半导体逻辑信号转换器做说明。然而，本发明亦可被应用至差分模式信号被转换为单端信号之其它情况。
现在参考第1图，显示逻辑电路105，其具有分别使用差分模式信号发送及单端信号发送之子电路110及115。子电路110及115亦彼此通信。不幸地，被子电路使用之信号发送模式系不兼容而转换器必须执行转换。差分对单端转换器120系需促使来自子电路110之信号被子电路115了解，而单端对差分转换器125系需促使来自子电路115之信号前进至子电路110。若该通信永远是单向(如从子电路110至子电路115)，则仅需两转换器之一(差分对单端转换器120)。
如第1图所示，子电路110及115可为逻辑电路105部份，而这些特定子电路系为必须交换信号之仅有者。若此为该例，则可能为被耦合至子电路110及115但不被显示于图中之其它子电路。可替代是，子电路110及115可为逻辑电路105中之仅有电路(非转换器120及125)。
现在参考第2图，显示描绘差分模式信号(被显示为两组成信号，第一信号205及第二信号210)及表示该差分模式信号偏移之信号215之资料图。例如，若第2图所示差分模式信号之电压摆动从1.8伏特至0.0伏特，则偏移(信号215所示)约0.9伏特。如上述，差分模式信号系由两组成信号，第一信号(如第一信号205)及第二信号(如第二信号210)组成。依据差分模式信号定义，第一信号系为第二信号之互补，且被以差分模式运载之信号(如信号220)可藉由第一信号扣除第二信号来计算。也就是说，VSIGNAL＝VFIRST-VSECOND，其中VFIRST及VSEC0ND为组成信号，而VSIGNAL为实际被以差分模式运载之信号信息。
现在参考第3图，显示描绘差分模式对单端模式转换器(DMSMC)300非专利设计之高位准块状图。差分模式对单端模式转换器300包含一单端转换器305，其功能包含将差分模式输入(被标示为”AX”及”AQ”)转换为单端信号。单端缓冲器310可被选择性耦合至单端转换器305之输出。注意，单端缓冲器310对正确操作差分模式对单端模式转换器300系不必要，且被显示代表被附着至差分模式对单端模式转换器300输出之单端逻辑。另外，可以一系列单端缓冲器或单端反向器来取代单端缓冲器310。
现在参考第4图，显示描绘差分模式对单端模式转换器400先前技术设计略图。差分模式对单端模式转换器400包含一单端转换器405，其基本上为以内建单端转换完成电流镜负载之电流模式逻辑差分放大器。单端转换器405具有一输入，差分模式信号”AQ”及”AX”(正及负信号)。差分模式信号两部份之一系被耦合至N信道金属氧化物半导体场效晶体管(MOSFET)(如分别为晶体管411及413)之闸极。晶体管411及413之漏极系被耦合至P信道金属氧化物半导体场效晶体管407及409之漏极，其依序使其源极被耦合至供给电压，如VDD。P信道金属氧化物半导体场效晶体管407及409之闸极被耦合一起及至晶体管411之漏极。
同时，建造于参考电压位准被耦合至其闸极之晶体管415及417外之参考电流源系被耦合至晶体管411及413之源极。该参考电流源系被用来提供参考电流位准来明确界定无论电流路径何时被创造出均从供给电压向下至基板接地之电流。
单端转换器405进一步包含一附加P型金属氧化物半导体场效晶体管419，其闸极被耦合至晶体管409及413之漏极。被创造于晶体管421及423之第二参考电流源系被耦合至晶体管419之漏极。单端转换器405之输出系被采用自晶体管419之漏极。
单端缓冲器425被耦合至单端转换器405之输出。注意如上述，单端缓冲器425之呈现系可选择的且被意指单端逻辑如何被附着至单端转换器405。单端缓冲器425系被建造自一对晶体管，P信道金属氧化物半导体场效晶体管427及N型金属氧化物半导体场效晶体管429。晶体管427及429之漏极系被耦合一起形成单端转换器405之输出，而对单端缓冲器425之输入系被施加至晶体管427及429之闸极。晶体管427之源极系被连接至供给电压，而晶体管429之源极系被耦合至基板接地。
如上述，当差分模式对单端模式转换器400待机时，对单端缓冲器425之输入变为未被定义，也就是晶体管427及429之闸极具有未被定义值。当差分模式对单端模式转换器400待机时，NREF可变为零位能。由于其输入未被定义，单端缓冲器425中之晶体管(晶体管427及429)可部份被打开。部份打开状态系可创造从供给电压至基板接地之电流路径。此产生亦被称为静态电流之待机期间之电流。通常，当对单端缓冲器425中之晶体管之输入被定义(逻辑状态高或逻辑状态低)时，两晶体管之一系打开而另一晶体管系关闭，因此，电流路径破裂而几乎无电流。
当电路待机时，预期具有零或近似零电流。若电路被用于电池供电装置时，零或可忽略电流可大大降低功率消耗及电池寿命。另外，逻辑电路通常不被预期具有未被定义状态，因为其可产生电路不正确之操作。因此，如第4图所示之差分模式对单端模式转换器400系具有两者非预期特性。
现在参考第5图，显示描绘依据本发明较佳实施例之具有低功率消耗之差分模式对单端模式转换器500略图，当差分模式对单端模式转换器500待机时，其输出系具有低信号值。差分模式对单端模式转换器500大致遵循如第3图所示之非专利差分模式对单端模式转换器之结构，具有单端转换器505及可选单端缓冲器525，其可代表被耦合至差分模式对单端模式转换器500之单端逻辑。
依据本发明较佳实施例，单端转换器505可被建构出自N信道及P信道金属氧化物半导体场效晶体管之组合。对单端转换器505之输入信号可为如”AX”及”AQ”代表差分模式输入信号”A”之组成信号之差分信号对型式。差分模式输入信号两部份之一系被耦合至晶体管(如N信道金属氧化物半导体场效晶体管510及512)之闸极，其中该输入信号上之电压值系可控制晶体管510及512。两晶体管510及512系具有可被耦合至对应晶体管(如P信道金属氧化物半导体场效晶体管506及508)闸极之闸极，而两晶体管506及508之源极被耦合一起及至参考电流源。而两晶体管506及508系具有可被耦合至如VDD之供给电压之源极。另外，两晶体管506及508系具有可被彼此耦合且至晶体管510漏极之闸极。
被耦合至两晶体管510及512源极之参考电流源系被创造自被以串联型式耦合之晶体管514及516对，晶体管516之漏极系被耦合至晶体管514之源极。两晶体管514及516之闸极可被耦合至如NREF之参考电压位准。当电流路径存在时，参考电流源将经由该路径汲取固定量之电流。
附加晶体管，较佳为源极被耦合至供给电压及漏极被耦合至第二参考电流源之P信道金属氧化物半导体场效晶体管之晶体管518，系具有可被耦合至晶体管508漏极之闸极。第二参考电流源较佳(但非必要)本质相同于被耦合至晶体管510及512之参考电流源。单端转换器505之输出系较佳位于晶体管518之漏极。
输出晶体管524接着可被耦合至单端转换器505之输出。依据本发明较佳实施例，输出晶体管524系为漏极被耦合至单端转换器之输出且其源极被耦合至基板接地之N信道金属氧化物半导体场效晶体管。输出晶体管524之闸极可被耦合至晶体管508之漏极。
由于输出晶体管524如图标呈现于单端转换器505中，所以当单端转换器505待机时，输出晶体管524系打开(因此路径存在于单端转换器505输出及基板接地之间)，而单端转换器505之输出被拉低至基板接地。因此，当当单端转换器505待机时，其输出系具有被定义状态，亦即低逻辑值。
如第5图所示，差分模式对单端模式转换器500亦以可选单端缓冲器525为特色。单端缓冲器525可代表可被附着至单端转换器505之单端逻辑。依据本发明较佳实施例，单端缓冲器可被创造出自两晶体管，P信道金属氧化物半导体场效晶体管526及N信道金属氧化物半导体场效晶体管528，其漏极与门极被耦合一起。该两晶体管之闸极可当作对单端缓冲器525之输入，而两晶体管之漏极可当作输出。P信道金属氧化物半导体场效晶体管之源极可被耦合至供给电压，N信道金属氧化物半导体场效晶体管之源极可被耦合至基板接地。
由于单端转换器505之输出被拉低至基板接地，对单端缓冲器525之输入系为逻辑低。由于被定义逻辑位准位于其输入，单端转换器505之输亦为被定义逻辑位准。另外，由于被定义逻辑位准位于其输入，两晶体管526及528之一可关闭而另一个可打开。此可避免经由两晶体管526及528创造出电流路径，意指当差分模式对单端模式转换器500待机时，无(或非常小)电流流动。
现在参考第6图，显示描绘依据本发明较佳实施例之具有低功率消耗之差分模式对单端模式转换器600略图，当差分模式对单端模式转换器600待机时，其输出系具有高信号值。差分模式对单端模式转换器600之设计可分享差分模式对单端模式转换器500设计之许多相似处，其遵循非专利差分模式对单端模式转换器300之结构(第3图)。另外，差分模式对单端模式转换器600类似差分模式对单端模式转换器500可以可选单端缓冲器625为特色。同时，类似单端转换器505(第5图)，单端转换器605可以输出晶体管624为特色。
依据本发明较佳实施例，输出晶体管624系为P信道金属氧化物半导体场效晶体管。输出晶体管624之漏极被耦合至单端转换器之输出，而其源极被耦合至如VDD之供给电压。输出晶体管624系具有被耦合至如NREF之参考电压之闸极，其亦可被用来提供参考电压给被用于单端转换器605其它部分之参考电流源。
输出晶体管624可以以下方式来操作。当单端转换器605待机时，参考电压NREF系打开输出晶体管624，其可创造从供给电压至单端转换器605输出之路径。该路径接着可将单端转换器605之输出拉至相等于供给电压或高逻辑值之电位。再次，由于被定义逻辑状态，单端缓冲器625(或任何其它被附着至单端转换器605之单端电路)将具有被定义输出且因电流路径不存在而无(或非常小)电流流动。
虽然本发明及其优点已详细说明，但应了解只要不背离附带权利要求所界定之本发明精神及范畴，在此均可做各种改变，替代及变化。
再者，本申请案并不限于被说明于申请书中之处理，机器，制造，事物组成，装置，方法及步骤特定实施例。当熟练技术人士可从本发明揭示，处理，机器，制造，事物组成，装置，方法或步骤，目前存在或后来被发展者立即明了，实际执行相同功能或达成在此说明之对应实施例之实际相同结果系可依据本发明来使用。于是，附带权利要求系预期包含如处理，机器，制造，事物组成，装置，方法，或步骤于其范围内。
权利要求
1.一种电路，包含一电流模式逻辑(CML)单端转换器，具有一差分模式输入及一单端输出，该单端转换器系包含可转换差分模式信号为单端信号之电路；及被耦合至该单端输出之输出晶体管，该输出晶体管可将该单端输出设定至特定值之逻辑状态。
2.如权利要求第1项之该电路，其中该电流模式逻辑单端转换器系包含一第一及第二晶体管，各晶体管具有被耦合至供给电压之第二终端；一第三及第四晶体管，该第三晶体管具有被耦合至该第一晶体管第一终端之第一终端，该第四晶体管具有被耦合至该第二晶体管第一终端之第一终端，各晶体管具有被耦合至该差分模式输入之一输入信号之第三终端，且该第三及第四晶体管之第二终端被耦合一起；及一第五晶体管，具有被耦合至该供给电压之第二终端及被耦合至该第四晶体管第一终端之第三终端。
3.如权利要求第2项之该电路，其中该第一及第二晶体管各第三终端系被耦合一起且至该第三晶体管之第一终端。
4.如权利要求第2项之该电路，其中该电流模式逻辑单端电路之该单端输出系位于该第五晶体管之第一终端处。
5.如权利要求第2项之该电路，其中该第三及第四晶体管之第二终端系被耦合至第一参考电流源。
6.如权利要求第5项之该电路，其中该第五晶体管之第一终端系被耦合至第二参考电流源。
7.如权利要求第6项之该电路，其中该第一及第二参考电流源各包含一第六晶体管，其第一终端被耦合至第七晶体管之第二终端，且第三终端被耦合至参考电压位准；及一第七晶体管，其第三终端被耦合至参考电压位准。
8.如权利要求第7项之该电路，其中该第一、第二及第五晶体管系为P信道金属氧化物半导体场效晶体管，而该第三及第四晶体管系为N信道金属氧化物半导体场效晶体管。
9.如权利要求第7项之该电路，其中该第一及第二参考电流源中之该晶体管系为N信道金属氧化物半导体场效晶体管。
10.如权利要求第2项之该电路，其中该第一终端系为晶体管之漏极终端，该第二终端系为晶体管之源极终端，而该第三终端系为晶体管之闸极终端。
11.如权利要求第1项之该电路，其中该输出晶体管系具有被耦合至供给电压之第二终端，及被耦合至参考电压位准之第三终端。
12.如权利要求第11项之该电路，其中该输出晶体管系于该电流模式逻辑单端转换器待机时创造对供给电压之传导路径。
13.如权利要求第11项之该电路，其中该供给电压系位于高逻辑值规格内之电位。
14.如权利要求第2项之该电路，其中该输出晶体管系具有被耦合至基板接地之第二终端，及被耦合至该第五晶体管第三终端之第三终端。
15.如权利要求第14项之该电路，其中该输出晶体管系于该电流模式逻辑单端转换器待机时创造对基板接地之传导路径。
16.一种电路，包含一电流模式逻辑(CML)单端转换器，具有一差分模式输入及一单端输出，该单端转换器系被用来转换差分模式信号为单端信号；及被耦合至该单端输出之输出调节器电路，该输出调节器电路被用于当该电流模式逻辑单端转换器待机时将该单端输出设定至特定值之逻辑状态。
17.如权利要求第16项之该电路，其中该差分模式信号具有两组成信号，第一及第二信号，且其中该电流模式逻辑单端转换器可藉由该差分模式输入之该第一信号扣除该差分模式输入之该第二信号来转换该差分模式输入为该单端输出。
18.如权利要求第16项之该电路，其中该输出调节器电路系可于该电流模式逻辑单端转换器待机时将该单端输出耦合至特定电压值。
19.如权利要求第18项之该电路，其中该输出调节器电路系可于高逻辑值范围内将该单端输出耦合至供给电压。
20.如权利要求第19项之该电路，其中该输出调节器电路系为漏极终端被耦合至该单端输出之P信道金属氧化物半导体场效晶体管。
21.如权利要求第18项之该电路，其中该输出调节器电路系可将该单端输出耦合至基板接地。
22.如权利要求第21项之该电路，其中该输出调节器电路系为漏极终端被耦合至该单端输出之N信道金属氧化物半导体场效晶体管。
全文摘要
一种将差分模式信号转换为单端信号之低功率消耗装置。较佳实施例包含一单端转换器(如单端转换器505)及当该单端转换器505待机时可将该单端转换器505输出拉至已知逻辑状态(如高逻辑或低逻辑)之一输出晶体管(如输出晶体管524)。单端缓冲器(反向或非反向)可被用于输出信号兼容性转换。
文档编号H03K19/00GK1531201SQ200410028738
公开日2004年9月22日 申请日期2004年3月12日 优先权日2003年3月13日
发明者S·拉姆梅斯, H·H·维赫曼恩, S 拉姆梅斯, 维赫曼恩 申请人:因芬尼昂技术股份公司