专利名称：信号电平转换电路的制作方法
技术领域：
本发明涉及一种信号电平转换电路，以及更具体地，本发明涉及一种在不同电源电位之间发送和接收信号的情况下将信号电平从一个电源电位转换成另一个电源电位的信号电平转换电路。
背景技术：
通常，在包括中央处理单元(CPU)的系统中，存在大量的总线(信号线)，其中，通过总线在CPU与各种外围设备之间交换数据，并且这些各种外围设备连接到总线，好像它们正悬挂着一样。随着CPU处理处理量的改进，电源消耗增加，因此处理被细分以及电源电压被降低，以便抑制电源消耗的增加。但是，在连接到CPU的这些外围设备中，在许多情况下，存在不容易进一步降低电源电压的趋势。
在由电池驱动的电池驱动装置中，经常看到这种趋势，以及电池驱动装置的例子包括例如蜂窝电话和个人数字助理(PDA)的应用。在这些应用中，需要减少电源消耗，以便延长使用时间，特别地，需要相对于CPU而言较低的电源消耗。但是，在这些连接到总线的外围设备中，因为在目前状况下必须保持兼容性，所以很难改变电源电压。因此，将具有不同电源电平的信号提供给总线。但是，当将具有不同电源电平的信号提供给总线时，会增加系统目前的消耗，断开器件，或者会引起器件的误操作。因此，要求一种用于转换信号之电源电平的集成电路器件。图22是显示在不同电源电平下驱动的常用信号电平转换电路之示意结构的方框图。该方框图显示了其中设定VccA＜VccB的情况。
图22所示的双向电平转换器的系统1包括在电源电平A下操作的VccA系统电路2，和在电源电平B下操作的VccB系统电路3。当信号在箭头4方向上从端子A1流到端子B1时，该系统包括第一输入缓冲器电路5、用于转换电源电平的电平转换器电路6、第一(A到B)逻辑电路7、以及第一输出缓冲器电路8。请注意，在图22的方框图中，第一逻辑单元7设置在箭头4方向之信号流中的电平转换器电路6与第一输出缓冲器电路8之间，但是第一逻辑电路7可以设置在从端子A到端子B延伸的任何信号路径中。例如，如图22的点划线方框所示，第一逻辑电路7也可以设置在VccA系统电路2中的第一输入缓冲器电路5与电平转换器电路6之间。
待操作的VccA系统电路2或者VccB系统电路3由控制电路9来控制。在控制电路9中，通过从方向切换信号的输入端子DIR输入的信号和操作信号的输入端子*OE输入的信号，操作方向被切换到箭头4或者箭头10的方向。当信号在箭头10方向上从端子B1流到端子A1时，该系统包括第二输入缓冲器电路11、第二(B到A)逻辑电路12、以及第二输出缓冲器电路13。请注意，在操作信号*OE中的“*”意思是在本说明书中信号电位被反向。
图22所示的系统显示了其中电源电平具有上述VccA＜VccB之关系的情况。例如，考虑端子A1是输入以及端子B1是输出时，已进入端子A1的信号通过第一输入缓冲器电路5被输入进电平转换器电路6。在电平转换器电路6中将电平从VccA转换成VccB以及在第一逻辑电路7中执行预定逻辑操作之后，具有VccB电平的信号被从第一输出缓冲器电路8输出到端子B1。插入电平转换器电路6，以安全地断开第一输出缓冲器电路的P沟道晶体管。当“VccA＜VccB”以及当没有设置电平转换电路6时，P沟道晶体管的栅极和源极之间的电压Vgs(从栅极到源极的电压)不为0V，P沟道晶体管没有断开，以及直通电流通过。
当端子B1是输入以及端子A1是输出时，没有必要在第二(B到A)逻辑电路12和第二输出缓冲器电路13之间设置电平转换电路，并且经由第二输入缓冲器电路11、第二(B到A)逻辑电路12以及第二输出缓冲器电路13，输出从端子B1输入的信号，作为到端子A1的VccA电平信号。
参考图23的电路图，将说明图22所示的常用系统的具体结构。在图23中，具有VccB电平的端子*OE使端子A和B都进入高阻抗(HZ)状态。当端子*OE具有接地(GND)电平时，端子A，B被设定为输入或者输出。具有VccB电平的端子DIR使用端子A作为输入，以及端子B作为输出。当端子DIR具有接地(GND)电平时，端子B被设定为输入，以及端子A被设定为输出。
现在，将说明其中端子A是输入以及端子B是输出(例如，*OE＝GND，DIR＝VccB)之例子的操作。当具有VccA电平的信号被输入进端子A时，节点α具有GND电平，电平转换器电路6的N2，P1接通，N1，P2断开，VccB电平被输出到节点β，以及可以将电平从VccA转换成VccB。
但是，因为在图23所示双向系统中的现有电平转换器电路的结构中，形成电路的器件数量是很大的，所以具有芯片尺寸增加的缺点。而且，因为该结构总共包括六个级，即包括第一输入缓冲器电路5(第一级)、电平转换器电路6(第二、第三级)、第一(A，B)逻辑电路7(第四级)、以及第一输出缓冲器电路8(第五、第六级)，所以延迟了信号的传送时间，以及也存在信号传送中产生的延迟问题。
请注意，不仅图22，23所示双向系统而且图24所示单向系统都被用作在不同电源水平下操作的总线系统。参考图24，将说明作为单向系统的第二现有技术。
除了没有设置用于输入方向切换信号以控制信号之处理方向的端子DIR外，图24所示单向系统的基本结构对应于图23所示双向系统的基本结构。因此，相同的构成元件利用相同的参考数字表示，并且省略多余的说明。请注意，即使在图24所示的单向系统中，电源电压也具有VccA＜VccB的关系，并且单向系统的操作与在双向系统中从端子A到端子B处理信号之情况的操作是同样的。因为单向系统没有包括端子DIR，所以没有任何如同双向系统中那样的控制复杂性。但是，电路结构仍然是复杂的，并且与双向系统中相同的方式，存在芯片尺寸增加的问题。而且，与双向系统中相同的方式，也会发生信号传送时间中产生延迟的问题。
正如以上所述，根据常用的信号电平转换电路，无论信号处理系统是单向还是双向的，电平转换器电路都包括两级结构。因此，电路结构变得复杂，以及具有芯片尺寸增加的问题。在通过信号处理系统传送的信号中产生延迟，其中在信号处理系统中设置有包括多个级的电平转换电路，以及也具有从信号电平是低的端子侧到信号电平是高的电子侧的信号处理方向中信号传送被延迟的问题。根据本发明，提供一种信号转换电路，其中减少了包括电平转换器电路的信号处理系统的级数，以简化电路结构，从而可以减小芯片尺寸，以及可以减小信号传送中的延迟。
发明内容
根据本发明的基本方面，一种信号电平转换电路具有用于分别提供比一预定参考电压高的第一电源电压和比第一电源电压高的第二电源电压的多个电压源，并且至少包括用于第一电源电压之信号的第一端子；用于第二电源电压之信号的第二端子；以及电平转换器电路，它设置在第一端子和第二端子之间的信号路径中，用于将具有不同电压的第一电源电压的信号转换成第二电源电压的信号，该电路还包括第一输入缓冲器电路，它包括第一反相器以及单向器件，其中，第一反相器包含第一P沟道晶体管和第一N沟道晶体管，它们的栅极都连接到第一端子，以及单向器件设置第一P沟道晶体管与第一电源电压之间，并且将电流从第一电源电压提供给第一P沟道晶体管的源极；以及电平转换电路，包括第二和第三反相器，它们设置在第一输入缓冲器电路的输出与第二端子之间并且使用第二电源电压，以及它们串联连接，第二反相器的输入和第三反相器的输入连接到第一输入缓冲器电路的输出，其中，第二反相器的电路阈值被设定为低于通过从第一电源电压中减去单向器件的电压降所获得的电压。
图1是显示根据本发明第一实施例的信号电平转换电路之结构的电路方框图；图2是显示根据第一实施例的电路之基本操作的特征示意图；图3是显示根据本发明第二实施例的信号电平转换电路之结构的电路方框图；图4是显示根据本发明第三实施例的信号电平转换电路之结构的电路方框图；图5是显示根据本发明第四实施例的信号电平转换电路之结构的电路方框图；图6是显示根据本发明第五实施例的信号电平转换电路之结构的电路方框图；图7是显示根据本发明第六实施例的信号电平转换电路之结构的电路方框图；图8是显示根据本发明第七实施例的信号电平转换电路之结构的电路方框图；图9是显示根据本发明第八实施例的信号电平转换电路之结构的电路方框图；图10是显示根据本发明第九实施例的信号电平转换电路之结构的电路方框图；图11是显示根据本发明第十实施例的信号电平转换电路之结构的电路方框图；图12是显示根据本发明第十一实施例的信号电平转换电路之结构的电路方框图，其是包括双向信号路径的基本结构；图13是显示根据本发明第十二实施例的双向信号电平转换电路之结构的电路方框图；图14是显示根据本发明第十三实施例的双向信号电平转换电路之结构的电路方框图；图15是显示根据本发明第十四实施例的双向信号电平转换电路之结构的电路方框图；图16是显示根据本发明第十五实施例的双向信号电平转换电路之结构的电路方框图；
图17是显示根据本发明第十六实施例的双向信号电平转换电路之结构的电路方框图；图18是显示根据本发明第十七实施例的双向信号电平转换电路之结构的电路方框图；图19是显示根据本发明第十八实施例的双向信号电平转换电路之结构的电路方框图；图20是显示根据本发明第十九实施例的双向信号电平转换电路之结构的电路方框图；图21是显示根据本发明第二十实施例的双向信号电平转换电路之结构的电路方框图；图22是显示根据本发明的包括双向信号路径的信号电平转换电路之整体结构的方框图；图23是显示包括常用双向信号路径的信号电平转换电路的方框图；以及图24是显示包括常用单向信号路径的信号电平转换电路的方框图。
具体实施例方式
此后，参考附图，将详细说明根据本发明信号电平转换电路的实施例。请注意，在第一到第十实施例中，将以单向信号路径说明信号电平转换电路的例子，其中，输入到电源电压为低的VccA系统之端子A的信号被电平转换，并且被提供给电源电压为高的VccB系统的端子B。在第十一到第二十实施例中，将说明包括第一信号路径和第二信号路径的双向信号电平转换电路的例子，其中，第一信号路径具有作为输入端子的端子A和作为输出端子的端子B，以及第二信号路径具有作为输入端子的端子B和作为输出电子的端子A。
第一实施例首先，参考图1和图2，将说明根据第一实施例的信号电平转换电路，它是本发明最基本的结构。图1是显示单向信号电平转换电路之结构的方框图。图1的信号电平转换电路20包括VccA系统电路21和VccB系统电路30，它们包括用于分别提供比一预定参考电压高的第一电源电压VccA和比第一电源电压VccA高的第二电源电压VccB。在用于第一电源电压VccA之信号输入的第一端子A和用于第二电源电压VccB之信号输出的第二端子B之间，该电路至少包括；VccA系统的第一输入缓冲器电路23；VccB系统的电平转换器电路31，它设置在第一端子A与第二端子B之间的信号路径上，用以将具有不同电压的第一电源电压的信号转换成第二电源电压的信号；以及第一(A到B)逻辑电路33，它设置在信号路径中，并且逻辑上计算/处理第一电源电压VccA或者第二电源电压VccB的信号。第一输出缓冲器34连接在第一逻辑电路33与端子B之间。
第一输入缓冲器电路23包括第一反相器INV1，它由第一P沟道晶体管P1和第一N沟道晶体管N1构成，第一P沟道晶体管P1和第一N沟道晶体管N1的栅极都连接到第一端子A；以及单向器件25，它设置在第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压之间。在第一输入缓冲器电路23的输出与第二端子B之间，设置电平转换器电路31，它包括由第二和第三反相器INV2和INV3构成的串联反相器电路32，其中使用第二电源电压。使用第二电源电压的串联反相器电路32之第二反相器INV2的电路阈值被设定为低于通过从第一电源电压中减去由单向器件25消耗的电源降所获得的电压。第一逻辑电路33的电路阈值也被设定为低于从第一电源电压中减去由第一输入缓冲器电路23的单向器件25所消耗的电源降所获得的电压。
电平转换器电路31、第一逻辑电路33、和第一输出缓冲器电路34与控制电路17一起构成VccB系统电路30，其中，控制电路17根据VccB系统的操作信号*OE来产生第一输出缓冲器34的控制信号。请注意，在从控制电路17输出到第一输出缓冲器电路34的控制信号AG和*AG中的字母“A”不表示信号的电压电平。所表示的是其中信号在电路被处理的方向是从端子A到端子B的方向。因此，在具有从端子B到端子A方向的信号处理路径的双向信号处理电路(在以后说明)中，控制信号BG和*BG被提供给第二输出缓冲器。
在根据第一实施例的信号电平转换电路中，其中端子A是输入以及端子B是输出的信号提供路径设置在相对的端子之间。将说明这种情况下的操作。在电路结构上，从VccA提供电流到P1的单向器件25设置在构成第一输入缓冲器电路21之第一反相器INV1的第一P沟道晶体管P1与第一电源电压VccA之间。设置电路32作为电平转换器电路31，电路32的电源是VccB，并且其中第二和第三反相器INV2，INV3串联连接，以及该电路经由A到B逻辑电路33和第一输出缓冲器电路34传送一个输出到端子B。作为单向器件25的具体结构，也可以设置如第二实施例的二极管连接的第二P沟道晶体管P2，或者也可以如第三实施例一样连接一个二极管D1。
当具有GND电平的信号被输入到第一端子A时，第一输入缓冲器电路23的输出节点α表示从VccA中减去单向器件25的电压降所获得的值。因此，当单向器件25由P沟道晶体管构成时，节点α的值为“VccA-VthP”(VthP是单向器件的P沟道晶体管的阈值。当单向器件由二极管器件构成时，节点α的值为“VccA-VF”(VF是二极管的阈值)。当收到该电压时，构成第一(A到B)逻辑电路33的第四反相器INV4输出GND电平到节点γ，以及输出GND电平到端子B。这里，电平转换器电路31的第二反相器INV2的电路阈值和A到B逻辑电路33的第四反相器INV4的电路阈值要求是“VccA-VthP”或者“VccA-VF”或者更小。原因在于，当反相器INV2，INV4的电路阈值大于“VccA-VthP”或者“VccA-VF”，以及甚至当节点α表示“VccA-VthP”或者“VccA-VF”时，第二和第四反相器INV2，INV4没有反向，因此，电路没有操作。
当第四反相器INV4的输入保持为“VccA-VthP”或者“VccA-VF”时，构成第一反相器INV1的P沟道晶体管P1的Vgs(栅极与源极之间的电压)具有VccA＜VccB的关系，该值没有返回到零，并且P沟道晶体管P1继续接通，以及直通电流穿过构成第一逻辑电路33的第四反相器INV4。为了防止这个，第二和第三反相器INV2，INV3串联连接，并且连接到节点α，其中，在第二和第三反相器INV2，INV3中，VccB被用于电源。因而，当节点α表示“VccA-VthP”或者“VccA-VF”时，由第二反相器INV2将节点β设定为GND。当第四反相器INV4输出VccB，节点α被升高到第二电源电压VccB，以升高电平。在第一输入缓冲器电路23中设置单向器件25的原因在于当节点α表示第二电源电压VccB时，相对于第一电源电压VccA，电压没有倒流。在每个节点的电位之状态如图2所示。
相反地，当具有第一电源电压VccA之电平的信号被输入到第一端子A时，节点α具有GND电平，节点γ(同样β)处于第二电源电压VccB电平，以及第二电源电压VccB被输出到第二端子B。由第二和第三反相器INV2，INV3构成的仅仅连接到节点α的反相器串联级32升高电平，并且尺寸可以很小。因而，简化了电平转换器电路31的结构，以及可以减小芯片尺寸。例如，在第一实施例中，信号可以穿过的级数为4。例如，与图23所示现有技术的六级相比，级数减少，并且也可以使电路处理速度加快。
第二实施例如图3所示，根据第二实施例的信号电平转换电路20提供了设置在第一输入缓冲器电路23中的单向器件25的具体结构例子。即，单向器件25由在构成第一反相器INV1的P沟道晶体管P1的源极与第一电源电压VccA系统的电源端子之间二极管连接的P沟道晶体管P2构成。因此，在第二实施例中，节点α表示值“VccA-VthP”。
因为除了P沟道晶体管P2被设置作为单向器件25外，该结构与图1所示的第一实施例的信号电平转换电路之结构类似，所以省略多余的说明。在第二实施例中的第二P沟道晶体管P2是第一实施例中单向器件25的具体例子，并且产生与在第一实施例的信号电平转换电路中所说明的功能/效果相类似的功能/效果。
第三实施例如图4所示，在根据第三实施例的信号电平转换电路20的具体结构中，作为设置在第一输入缓冲器电路23中的单向器件25的具体例子，二极管D1被设置在构成第一反相器INV1的P沟道晶体管P1的源极与第一电源电压VccA系统的电源端子之间，作为单向器件。
因为除了由二极管D1来实现单向器件25之外，该结构与图1所示的第一实施例的信号电平转换电路之结构是相类似，所以省略多余的说明。另外，因为在第二实施例中单向器件由P沟道晶体管P2构成，所以输出节点α的值为(VccA-VthP)。在第三实施例中，因为二极管D1用作第一实施例中单向器件的具体例子，所以输出节点α的值为(VccA-VF)。因为其它结构是相同的，所以提供了与在第一实施例的信号电平转换电路中所说明的功能/效果相类似的功能/效果。
第四实施例在根据本发明第一到第三实施例的信号电平转换电路中，电平转换器电路31由第二和第三反相器INV2，INV3，以及第一逻辑电路33由第四反相器INV4构成，但是本发明并不局限于此，以及电平转换器电路31的第二反相器INV2的功能可以由构成第一逻辑电路33的第四反相器INV4代替。作为这种方式的例子，提供根据本发明第四到第六实施例的信号电平转换电路。
如图5所示，根据第四实施例的信号电平转换电路20包括VccA系统电路21的第一输入缓冲器电路23、以及VccB系统电路30。第五反相器INV5和第三反相器INV3构成了电平转换器和A到B逻辑电路36，其中，第五反相器INV5串联在VccB系统电路30之信号路径上节点α和β之间的前向方向，以及第三反相器INV3与第五反相器INV5并联，并且在从节点β到α的逆向上。正如以上所述，第五反相器INV5同时用作在第一到第三实施例中电平转换器电路31的第二反相器INV2和第一(A到B)逻辑电路33的第四反相器INV4。利用这种结构，可以进一步简化电路尺寸，以及可以进一步促进芯片尺寸的减小或者增加信号处理速度。
第五实施例在图6所示的第五实施例中，作为第四实施例之信号电平转换电路中的单向器件25的具体例子，第二P沟道晶体管P2设置在第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压VccA之间。因此，第一输入缓冲器电路23的操作与第二实施例中的操作相类似，并且电平转换器和A到B逻辑电路36的操作与根据第四实施例的信号电平转换电路的操作相似。与根据第一到第四实施例的信号电平转换电路之部件相同或者相对应的其它构成部件利用相同的参考数字表示，并且省略多余的说明。
第六实施例在图7所示的第六实施例中，作为第四实施例之信号电平转换电路中的单向器件25的具体结构，二极管D1设置在第一反相器INV1中的第一P沟道晶体管P1的源极与第一电源电压VccA之间。因此，第一输入缓冲器电路23的操作与第三实施例的操作相类似，并且电平转换器和A到B逻辑电路36的操作也类似于根据第四实施例的信号电平转换电路的操作。与根据第一到第五实施例的信号电平转换电路之部件相同或者相对应的其它构成部件利用相同的参考数字来表示，并且省略多余的说明。
根据第四到第六实施例的信号电平转换电路，使用在不同电路中的构成部件，即，第五反相器INV5同时用作设置在第二电源电压VccB系统电路30中相邻位置的两个反相器，以及由此，可以节省构成部件占据电路的面积。
第七实施例请注意，在根据第一到第六实施例的信号电平转换电路中，无论第一(A到B)逻辑电路被单独设置还是也用作电平转换器电路的结构，第一逻辑电路被说明作为设置在第二电源电压VccB系统电路30侧，但是并发明并不局限于此结构。第一逻辑电路也可以设置在第一电源电压系统电路侧。在上述电路结构中，仅仅第一输入缓冲器电路23被设置在作为第一电源电压VccA系统电路21的构成部件，但是第七到第九实施例也包括内部电路作为构成部件。内部部件具体地是第一(A到B)逻辑电路。
如图8所示，根据第七实施例的信号电平转换器电路20由第一电源电压VccA系统电路21和第二电源电压VccB系统电路30构成。第一电源电压VccA系统电路21由以下部件构成第一(A到B)逻辑电路22，它由第一电源电压VccA来操作；第一输入缓冲器电路23，它由包括第一P沟道晶体管P1和第一N沟道晶体管N1的第一反相器INV1构成；以及单向器件25，它设置在第一P沟道晶体管P1的源极与第一电源电压VccA的输入端子之间。
即使利用根据第七实施例的信号电平转换电路20，也可以类似地应用根据图2说明的用于处理在节点α和之间β的电平上变化的信号的操作。因此，将电平已经被转换到第二电源电压VccB的信号提供给节点γ，用于输入该信号到第一输出缓冲器电路34。因为设置了单向器件25，所以第二反相器INV2与第一输出电路34之间的电路阈值也被控制在操作状态。因此，本发明甚至可以由第七实施例的结构来实施，其中第一逻辑电路22设置在第一输入缓冲器电路23之前的级。
第八实施例如图9所示，在根据第八实施例的信号电平转换电路20中，第七实施例中的VccA系统电路21的单向器件25由二极管连接的第二P沟道晶体管P2构成，并且该结构类似于图3所示的第二实施例或者图6所示的第五实施例中的单向器件25的结构。以与第七实施例相同的方式，第一(A到B)逻辑电路22设置在第一输入缓冲器电路23之前，以及端子A与第一输入缓冲器电路之间。在输入第一电源电位之信号时的信号处理操作类似于上述实施例的操作，因此省略多余的说明。
第九实施例如图10所示，在根据第九实施例的信号电平转换电路20中，在第七实施例中的VccA系统电路21的单向器件25由连接到第一P沟道晶体管P1的源极与第一电源电压VccA的端子之间的二极管D1组成，并且单向器件25的结构与图4所示的第三实施例或者图7所示的第六实施例的结构类似。以与第七实施例相同的方式，第一(A到B)逻辑电路22设置在第一输入缓冲器电路23之前，以及电路与端子A之间。在输入第一电源电位之信号时的信号处理操作类似于上述实施例的操作，因此省略多余的说明。
第十实施例根据第一到第九实施例的任何上述信号电平转换电路已经被说明作为其中控制电路17设置在第二电源电压VccB系统电路30侧的电路，其中，控制电路17用于根据从端子*OE输入的操作信号来产生控制信号。本发明并不局限于此，控制电路也可以设置在第一电源电压VccB系统电路21侧，以及由根据图11所示第十实施例的信号电平转换电路20示出了该电路的例子。
如图11所示，根据第十实施例的信号电平转换电路20包括控制信号产生装置17，它由以下部件组成设置在第一电源电压VccA系统电路21中的控制电路27；以及用于控制信号的电平转换器电路37，它转换信号电位的电平，以便使用从控制电路27输出的第一电源电压VccA电平的控制信号作为第二电源电压VccB系统电路30的第一输出缓冲器电路34的控制信号。用于控制信号的电平转换器电路37包括第一电平转换器电路，它用于将通过反向操作信号*OE的电位所获得的信号电平从第一电源电压VccA电平转换为第二电源电压VccB电平；以及第二电平转换器电路，用于再次反向提供给第一电平转换器电路之信号的电位。
构成在信号输入端子A和输出端子B之间第一A到B信号路径的第一输入缓冲器电路23、电平转换器电路31、第一(A到B)逻辑电路33以及第一输出缓冲器电路34的结构之与图1所示第一实施例中的结构类似。因为这些电路的操作与根据第一实施例的信号电平转换电路20的电路的操作相类似，所以省略多余的说明。
在根据第十实施例的信号电平转换电路中端子A，B之间信号处理路径的结构与图1所示第一实施例的结构类似，以及仅仅控制信号产生装置17的结构不同于第一实施例的结构。相类似地，图11所的控制信号产生装置17的结构可以应用到根据第二到第九实施例的信号电平转换电路中。换句话说，也可以通过将第二到第九实施例中两端子A，B之间的信号处理路径的结构与VccA系统电路21的控制电路27和用于控制VccB系统电路30的电平转换器电路37的结构相结合，来设置相应的结构。
第十一实施例根据上述第一到第十一实施例的任何信号电平转换电路20包括仅仅在A到B方向上使用端子A作为输入端子以及端子B作为输出端子的单向信号处理路径。本发明并不局限于此结构，以及也可以应用到信号电平转换电路40。在该电路中，设置用于提供预定参考电压、比参考电压高的第一电源电压VccA、以及比第一电源电压VccA高的第二电源电压VccB的多个电压源。在用于第一电源电压VccA之信号输入/输出的第一端子A和用于第二电源电压VccB之信号输入/输出的第二端子B之间，形成双向信号处理路径43。该路径由第一方向信号处理路径41和第二方向信号处理路径42构成，其中，在第一方向信号处理路径中，第一端子A是输入端子以及第二端子B是输出端子，而在第二方向信号处理路径中，第二端子B作为输入端子以及第一端子A做为输出端子。此后，作为其中形成双向信号处理路径43的具体例子，将说明第十一到第二十实施例。
在根据图12所示的第十一实施例的信号电平转换电路40中，由控制电路27控制双向信号处理路径43的双向信号处理，其中，控制电路27根据分别从控制端子*OE输入的触发信号和从方向指示端子DIR输入的处理方向指示信号来产生第一方向控制信号AG，*AG和第二方向控制信号BG，*GG。第一方向信号处理路径41包括第一输入缓冲器电路23，它包括第一反相器INV1和单向器件25，其中第一反相器INV1由第一P沟道晶体管P1和第一N沟道晶体管N1构成，它们的栅极都连接到第一端子A，单向器件25设置在第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压VccA之间；第一输出缓冲器电路34，它经由作为输出端子的第二端子B输出第二电源电压VccB的信号；电平转换器电路31，它设置在第一输入缓冲器23的输出与第二端子B之间，并且包括一个串联反向器电路，串联反相器电路由使用第二电源电压VccB的第二和第三反相器INV2，INV3组成；以及第一逻辑电路33，它设置在第一方向信号处理路径41中第一端子A与第一输出缓冲器电路34之间特定位置。
第二方向信号处理路径42包括第二输入缓冲器电路38，第二电源电压VccB的信号经由作为输入端子的第二端子B被输入第二输入缓冲器电路38；第二输出缓冲器电路24，它经由作为输出端子的第一端子A输出第二电源电压VccB的信号；以及第二(B到A)逻辑电路26，它设置在第二方向信号处理路径42中作为输入端子的第二端子B与第二输出缓冲器电路24之间的特定部分。
在第一方向信号处理路径41中，其中使用第二电源电压VccB的串联反相器电路的第二反相器INV2的电路阈值被设定为低于通过从第一电源电压VccA中减去单向器件25所消耗的电压降所获得的电压。第一(A到B)逻辑电路33的电路阈值被设定为低于通过从第一电源电压VccA中减去第一输入缓冲器电路23的单向器件25所消耗的电压降所获得的电压。
在根据第十一实施例的信号电平转换电路40中，第一实施例的信号电平转换电路20中第一和第二端子A，B之间的结构是基本的结构。而且，设置第二方向信号处理路径42，其中第二端子B是输入端子以及第一端子A是输出端子。另外，在控制电路27的结构中，使用来自端子DIR的信号产生用于控制第一方向的控制信号AG，*AG和用于控制第二方向的BG，*GG，并且它们被提供给第一输出缓冲器34和第二输出缓冲器电路24，其中，处理方向切换信号被提供给端子DIR。
在本发明中，第一方向信号处理路径41是一个必要的并且足够的组成部件，其中高于预定参考电压的第一电源电压的信号被处理，并且信号电平还被转换成高于第一电源电压VccA的第二电源电压VccB。基本上可以不设置用于将信号电平从第二电源电压VccB转换成第一电源电压VccA的第二方向信号处理路径42。因此，正如参考图1和2所说明的第一实施例中的那样，基本结构是单向信号电平转换电路，但是第一实施例中的信号电平转换电路20基本上也可以用来构成图12所示的第十一实施例的信号电平转换电路40。根据第十一实施例的信号电平转换电路40包括与根据第一实施例的信号电平转换电路20相同的基本结构，因此，产生与第一实施例相似的功能/效果。
第十二实施例根据第十二到第二十的实施例的信号电平转换电路对应于第二到第十实施例的信号电平转换电路，因此，之后，参考图13到21，将详细说明包括双向信号处理路径的实施例的结构。请注意，与根据第一到第十一实施例之结构相同或者相对应的构成部件利用相同的参考数字表示，并且省略多余的说明。
如图13所示，在根据第十二实施例的信号电平转换电路40中，与图3所示的第二实施例的信号电平转换电路20中的方式相同，设置在构成第一输入缓冲器23的第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压VccA的电源之间的单向器件25由第二P沟道晶体管P2构成，第二P沟道晶体管P2二极管连接在晶体管P的源极与VccA电源之间。因为其它的结构与根据图12所示第十一实施例的信号电平转换电路40的结构相同，所以同样的构成部件利用相同的参考数字表示，并且省略多余的说明。
第十三实施例如图14所示，在根据第十三实施例的信号电平转换电路40中，与图4所示的第三实施例的信号电平转换电路20中的方式相同，设置在构成第一输入缓冲器23的第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压VccA的电源之间的单向器件25由第二极管D1构成，二极管连接在晶体管P的源极与VccA电源之间。因为其它的结构与根据图12所示第十一实施例的信号电平转换电路40的结构相同，所以同样的构成部件利用相同的参考数字表示，并且省略多余的说明。
第十四实施例如图15所示，在根据第十四实施例的信号电平转换电路40中，与图5所示的第四实施例的信号电平转换电路20相同的方式，构造在图12中构成第一逻辑电路33的第四反相器INV4，以同时用作电平转换器电路31第二反相器INV2。此构造的例子包括根据第十四到十六实施例的信号电平转换电路40。
如图15所示，根据第十四实施例的信号电平转换电路20包括VccA系统电路21和VccB系统电路30，以及还包括由第一方向信号处理路径41和第二方向信号处理路径42构成的双向信号出路电路43。串联连接在向前方向上的第五反相器INV5设置在VccB系统电路30的第一方向信号处理路径41中的节点α和β之间。并联连接并且在从节点β到α的逆向上的第五反相器INV5和第三反相器INV3构成电平转换器和A到B逻辑电路36。正如以上所述，第五反相器INV5同时用作第一到第三实施例中的电平转换器电路31的第二反相器INV2以及第一(A到B)逻辑电路33的第四反相器INV4。利用该结构，可以进一步简化电路尺寸，可以减少芯片尺寸，以及可以增加信号处理速度。
第十五实施例如图16所示，在根据第十五实施例的信号电平转换电路40中，与图6所示的第五实施例的信号电平转换电路20中的方式相同，设置在构成第一输入缓冲器23的第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压VccA的电源之间的单向器件25由第二P沟道晶体管P2构成，第二P沟道晶体管P2二极管连接在晶体管P的源极与VccA电源之间。因为其它的结构与根据图15所示第十四实施例的信号电平转换电路40的结构相同，所以同样的构成部件利用相同的参考数字表示，并且省略多余的说明。
第十六实施例如图17所示，在根据第十六实施例的信号电平转换电路40中，与图7所示的第六实施例的信号电平转换电路20中的方式相同，设置在构成第一输入缓冲器23的第一反相器INV1的第一P沟道晶体管P1的源极与第一电源电压VccA的电源之间的单向器件25由第二极管D1构成，二极管连接在晶体管P的源极与VccA电源之间。因为其它的结构与根据图12所示第十一实施例的信号电平转换电路40的结构相同，所以同样的构成部件利用相同的参考数字表示，并且省略多余的说明。
第十七实施例请注意，在根据上述第十一到第十六实施例的信号电平转换电路中，无论第一(A到B)逻辑电路被单独设置还是也用作电平转换器电路的结构，第一逻辑电路被说明作为设置在第二电源电压VccB系统电路30侧，但是并发明并不局限于此结构，即使在双向信号处理电路中。第一逻辑电路也可以设置在第一电源电压系统电路侧。在上述电路结构中，仅仅第一输入缓冲器电路23被设置在作为第一电源电压VccA系统电路21的构成部件，但是第十七到第十九实施例也包括一个第一逻辑电路，第一逻辑电路是作为VccA系统电路21之构成部件的内部电路。该内部电路具体地是第一(A到B)逻辑电路22。
如图18所示，根据第十七实施例的信号电平转换器电路40由第一电源电压VccA系统电路21和第二电源电压VccB系统电路30构成。第一电源电压VccA系统电路21由以下部件构成第一(A到B)逻辑电路22，它由第一电源电压VccA来操作；以及第一输入缓冲器电路23，它由包括第一P沟道晶体管P1和第一N沟道晶体管N1的第一反相器INV1构成。第一输入缓冲器电路23包括单向器件25，设置在第一P沟道晶体管P1的源极与第一电源电压VccA的输入端子之间。
即使利用根据第十七实施例的信号电平转换电路40，也可以类似地应用根据图2说明的用于处理在节点α和之间β电平上变化的信号的操作。因此，将电平已经被转换到第二电源电压VccB的信号提供给节点γ，用于输入该信号到第一输出缓冲器电路34。因为设置了单向器件25，所以第二反相器INV2与第一输出电路34之间的电路阈值也被控制在操作状态。因此，本发明甚至可以由第十七实施例的结构来实施，其中，第一逻辑电路22设置在第一输入缓冲器电路23之前的级。
第十八实施例如图19所示，在根据第十八实施例的信号电平转换电路40中，具体构造了在如图18所示第十七实施例的第一输入缓冲器电路23中设置的单向器件25。在图19中，设置在第一输入缓冲器23中的单向器件25包括第二P沟道晶体管P2，第二P沟道晶体管P2二极管连接在P沟道晶体管P1的源极与第一电源电压VccA的电源端之间，作为单向器件25。其它结构类似于根据图18所示第十七实施例的信号电平转换电路40的结构，并且利用相同参考数字表示，以及省略多余的说明。
第十九实施例如图20所示，在根据第十九实施例的信号电平转换电路40中，具体构造了在如图18所示第十七实施例的第一输入缓冲器电路23中设置的单向器件25，它与图19结构不同。在图20中，以与图10的第九实施例相同的方式，设置在第一输入缓冲器23中的单向器件25包括二极管D2，二极管D2连接在第一P沟道晶体管P1的源极与第一电源电压VccA的电源端之间。其它结构类似于根据图18和19所示第十七和十八实施例的信号电平转换电路40的结构，并且利用相同参考数字表示，以及省略多余的说明。
第二十实施例请注意，本发明并不局限于上述实施例，可以做出各种修改。例如，在根据上述第十一到第十九实施例的任何包括双向信号处理路径43的信号电平转换电路40中，控制电路27设置在第二电源电压VccB系统电路30侧，但是本发明并不局限于此结构。以与根据图11所示包括单向信号处理路径的第十实施例的信号电平转换电路20相同的方式，该结构可以包括控制信号产生装置17，其中，控制信号产生装置17由设置在第一电源电压VccA系统电路21侧的控制电路27和设置在第二电源电压VccB系统电路30侧的用于控制信号的电平转换器电路37构成。用于控制信号的电平转换器电路37包括第一电平转换器电路，用于将从端子*OE输入的操作信号之NOR输出以及通过反向从端子DIR输入的方向指示信号的电位而获得的操作信号从第一电源电压VccA电平转换成第二电源电压VccB电平；以及第二电平转换器电路，用于将通过再次反向提供给第一电平转换器电路的信号的电位而获得的信号的电平从VccA转换成VccB，以产生用于第一方向的具有不同电位的控制信号*AG。
构成设置在信号输入端子A和输出端子B之间的A到B第一信号路径的第一方向信号处理路径41和第二方向信号处理路径42的其它结构与图12所示的第十一实施例的结构类似。这些电路的操作也与根据第十一实施例的信号电平转换电路40的操作类似，因此，省略多余的说明。控制信号AG，*AG具有第二电源电压VccB电平，但是逻辑操作的方向是第一方向A到B，因此利用“AG”，“*AG表示信号。请注意，用于第一电源电压VccA系统电路21的第二输出缓冲器电路24的控制信号BG，*BG被提供给电路器件，正如没有被电平升高。
在根据第二十实施例的信号电平转换电路40中，端子A与B之间的信号处理路径的结构与图12所示的第十一实施例之结构相类似，以及仅仅控制信号产生装置17的结构与第十一实施例不同。但是，以与第十一实施例相同的方式，图21所示的控制信号产生装置17的结构可以被应用到根据第十二到十九的信号电平转换电路。换句话说，在第十二到十九实施例中端子A，B之间信号处理路径的结构也可以与图21所示的VccA系统21的控制电路27和VccB系统电路30的用于控制信号的电平转换器电路37的结构相结合，以提供相应的结构。
请注意，根据本发明上述基本结构的信号电平转换电路还包括设置在信号路径中的第一逻辑电路，以逻辑上计算第一或者第二电源电压，以及第一逻辑电路的电路阈值也可以设定为低于通过从第一电源电压中减去单向器件的电压降所获得的电压。
在本发明中，通过简单的电路结构可以转换不同电源电压的信号电平，通过减少器件数量可以减少芯片尺寸，以及通过减少电路级数可以加速电路操作。
权利要求
1.一种信号电平转换电路，具有用于分别提供比一预定参考电压高的第一电源电压和比该第一电源电压高的第二电源电压的多个电压源，以及至少包括用于该第一电源电压之信号的第一端子；用于该第二电源电压之信号的第二端子；以及电平转换器电路，该电平转换器电路设置在该第一端子和该第二端子之间的信号路径上，用以将具有不同电压的第一电源电压的信号转换成第二电源电压的信号，该电路还包括第一输入缓冲器电路，包括第一反相器和单向器件，其中，该第一反相器包括第一P沟道晶体管和第一N沟道晶体管，该第一P沟道晶体管和该第一N沟道晶体管的栅极都连接到该第一端子，以及该单向器件设置在该第一P沟道晶体管和该第一电源电压之间，并且将来自该第一电源电压的电流提供给该第一P沟道晶体管的源极；以及该电平转换器电路包括第二和第三反相器，它们设置在该第一输入缓冲器电路的输出与该第二端子之间，并且使用该第二电源电压，以及串联连接，该第二反相器的输入和该第三反相器的输出连接到该第一输入缓冲器电路的输出；其中，该第二反相器的电路阈值被设定为低于通过从该第一电源电压中减去该单向器件的电压降所获得的电压。
2.根据权利要求1的信号电平转换电路，其中，该信号路径构成单向信号处理路径，在该单向信号处理路径中，该第一端子用作输入端子以及该第二端子用于输出端子，以及通过一个控制电路控制该单向信号处理路径的单向信号处理，其中，该控制信号根据从一个控制端子输入的信号来产生一个控制信号；以及该电平转换器电路设置在至少该单向信号处理路径中的第一输入缓冲器电路之后的级。
3.根据权利要求2的信号电平转换电路，其中，该单向器件包括第二P沟道晶体管，它设置在该第一反相器的第一P沟道晶体管的源极与该第一电源电压之间，并且它的栅极连接在该第一P沟道晶体管的源极和其漏极之间。
4.根据权利要求2的信号电平转换电路，其中，该单向器件由二极管器件组成，该二极管器件包括连接到该第一电源电压的阴极以及连接到该第一P沟道晶体管之源极的阳极。
5.根据权利要求2的信号电平转换电路，其中，该电平转换器电路和该第一逻辑电路包括一个串联反相器电路，该串联反相器电路包括一个该第二和第三反相器的串联连接部件，该第二和第三反相器反向地并联在该第一输入缓冲器电路与该第二端子之间，其中，该第二端子是输出端子。
6.根据权利要求5的信号电平转换电路，其中，该电平转换器电路包括该串联反相器电路，该串联反相器电路包括该第二和第三反相器的串联连接部件，该第二和第三反相器反向地并联在该第一输入缓冲器电路与该第二端子之间，其中，该第二端子是输出端子，以及该第一逻辑电路包括第四反相器，该第四反相器连接在该串联反相器电路的第二反相器的输入节点与该第二端子之间。
7.根据权利要求6的信号电平转换电路，其中，该第二和第四反相器包括一个第五反相器，以及该第五反相器串联连接到第一信号提供路径上，该第五反相器的输出被提供给该第三反相器的输入，以及该第三反相器的输出被提供给该第五反相器的输入。
8.根据权利要求2的信号电平转换电路，其中，该电平转换器电路和该逻辑电路包括第五反相器，串联连接到该第一输入缓冲器电路与该第二端子之间的单向信号处理路径上，其中，该第二端子是输出端子；以及该第二反相器设置在从该第五反相器的输出节点反馈到输入节点的信号路径上。
9.根据权利要求2的信号电平转换电路，其中，该电平转换器电路包括该串联反相器电路，该串联反相器电路包括该第二和第三反相器的串联连接部件，该第二和第三反相器反向地并联在该第一缓冲器电路与该第二端子之间，其中，该第二端子是输出端子；以及该第一逻辑电路包括一个第四反相器，该第四反相器设置在该第一端子与该第一输入缓冲器电路之间，其中，该第一端子是输入端子。
10.根据权利要求1的信号电平转换电路，其中，该控制电路根据从该控制端子输入的第二电源电压的信号来产生第二电源电压的控制信号，以及将第二电源电压的控制信号提供给该电平转换器电路以及设置在该第一逻辑电路与该第二端子之间的第一输出缓冲器电路，其中，该第二端子是输出端子。
11.根据权利要求1的信号电平转换电路，其中，该控制电路包括控制部分，用于根据从该控制端子输入的第一电源电压的信号来产生第一电源电压的控制信号；以及电平转换部分，用于转换从控制部分输出的第一电源电压的控制信号的电平，以产生第二电源电压的控制信号，以及将第二电源电压的控制信号提供给该电平转换器电路和设置在该第一逻辑电路与该第二端子之间的第一输出缓冲器电路，其中，该第二端子是输出端子。
12.根据权利要求1的信号电平转换电路，其中，该信号路径包括一个双向信号处理路径，该双向信号处理路径包括第一方向信号处理路径以及第二方向信号处理路径，其中，在该第一方向信号处理路径中，该第一端子用作输入端子以及该第二端子用作输出端子，以及在该第二方向信号处理路径中，该第二端子用作输入端子以及该第一端子用作输出端子，由一个控制电路控制该双向信号处理路径的双向信号处理，其中，该控制电路根据从控制端子输入的触发信号以及从方向指示端子输入的处理方向指示信号来产生第一和第二方向控制信号，以及该电平转换器电路设置在至少第一方向信号处理路径中的第一输入缓冲器电路之后的级。
13.根据权利要求12的信号电平转换电路，其中，该第一方向信号处理路径包括第一输入缓冲器电路，该第一电源电压的信号经由构成输入端子的第一端子输入到第一输入缓冲器电路；第一输出缓冲器电路，用于经由构成输出端子的第二端子输出第二电源电压的信号；电平转换器电路，设置在第一输入缓冲器电路和第一输出缓冲器电路之间，并且将来自第一电源电压的电平转换为第二电源电压，以及第一逻辑电路，设置在第一方向信号处理路径中的第一端子与第一输出缓冲器电路之间的一特定部分，第二方向信号处理路径包括第二输入缓冲器电路，该第二电源电压的信号经由构成输入端子的第二端子输入到第二输入缓冲器电路；第二输出缓冲器电路，用于经由构成输出端子的第二端子输出第二电源电压的信号；以及第二逻辑电路，设置在第二方向信号处理路径中的第二端子与第二输出缓冲器电路之间的一特定部分，以及控制电路输入触发信号和第一或者第二电源电压的处理方向指示信号，以及产生第二电源电压的控制信号，以控制第一和第二输出缓冲器电路。
14.根据权利要求13的信号电平转换电路，其中，该单向器件包括第二P沟道晶体管，设置在第一反相器的第一P沟道晶体管的源极与第一电源电压之间，并且其栅极连接在第一P沟道晶体管的源极与其漏极之间。
15.根据权利要求13的信号电平转换电路，其中，该单向器件由二极管器件组成，该二极管器件包括接到第一电源电压的阴极以及连接到第一P沟道晶体管之源极的阳极。
16.根据权利要求13的信号电平转换电路，其中，该电平转换器电路和该第一逻辑电路包括一串联反相器电路，该串联反相器电路包括第二和第三反相器的串联连接部件，该第二和第三反相器反向地并联在第一输入缓冲器电路和第二端子之间，其中，第二端子是输出端子。
17.根据权利要求16的信号电平转换器电路，其中，该电平转换器电路包括该串联反相器电路包括第二和第三反相器的串联连接部件，该第二和第三反相器反向地并联在第一输入缓冲器电路与第二端子之间，其中，第二端子是输出端子，以及该第一逻辑电路包括第四反相器，该第四反相器连接在串联反相器电路的第二反相器的输入节点与第二端子之间。
18.根据权利要求17的信号电平转换电路，其中，该第二和第四反相器包括一个第五反相器，以及该第五反相器串联连接到第一信号提供路径，该第五反相器的输出被提供给第三反相器的输入，以及该第三反相器的输入被提供给第五反相器的输入。
19.根据权利要求13的信号电平转换电路，其中，该电平转换器电路和该逻辑电路包括第五反相器，串联连接到第一输入缓冲器电路与第二端子之间的单向信号处理路径，其中，第二端子是输入端子；以及第二反相器设置在从第五反相器的输出节点反馈到输入节点的信号路径上。
20.根据权利要求13的信号电平转换电路，其中，该电平转换器电路包括串联反相器电路，该串联反相器电路包括该第二和第三反相器的串联连接部件，该第二和第三反相器反向地并联在该第一输入缓冲器电路与该第二端子之间，其中，第二端子是输出端子，以及该第一逻辑电路包括第四反相器，该第四反相器设置在该第一端子与该第一输入缓冲器电路之间，其中，第一端子是输入端子。
全文摘要
本发明公开了一种信号电平转换电路，具有用于低电源电压之信号的第一端子；用于比低电源电压高的高电源电压之信号的第二端子；电平转换器，设置在从第一端子到第二端子的信号路径上，用以将低电源电压信号转换成高电源电压信号，以及第一输入缓冲器电路，包括P1和N1的第一反相器，P1和N1的栅极都连接到第一端子；以及单向器件，设置在低电源电压与P1的源极之间。电平转换器包括第二和第三反相器，它们设置在该第一输入缓冲器的输出与第二端子之间，并且使用高电源电压以及串联连接，第一输入缓冲器的输出被提供给第二反相器的输入和第三反相器的输出，以及使用高电源电压的第二反相器的电路阈值被设定为低于通过从低电源电压减去单向器件所消耗的电压降所获得的电压。用于计算低或者高电源电压的第一逻辑电路设置在信号路径的特定部分，以及第一逻辑电路的电路阈值被设置为低于通过从低电源电压中减去单向器件所消耗的电压降所获得的电压。
文档编号H03K19/0175GK1630192SQ200410102198
公开日2005年6月22日 申请日期2004年12月15日 优先权日2003年12月15日
发明者泷场明 申请人:株式会社东芝