专利名称：Ab类缓冲电路的制作方法
技术领域：
本发明涉及緩冲电路，特别是涉及AB类緩沖电路。
技术背景应用于集成接收机基带电路中的频道滤波器要求具有很高的线性度。单 位增益緩冲器可以用来实现这种高线性度的滤波器。该单位增益緩沖器要求 具有很好的电压跟踪性能，低输出阻抗和高带宽。 一种CMOSAB类緩冲器 负反馈电路能实现具有上述特性的单位增益緩沖器。其基础电路如图1所 示。由于使用负反馈网络，可以实现低输出阻抗。给NMOS管N2提供一个 固定的偏置电流Ib可以实现电压跟踪性能。其原理为假设NMOS管N2 工作在饱和区，忽略沟道调制效应，根据MOS器件在饱和区的电压电流方程/D =尺^(rcs-。2 (K为MOS管的特性参数，Vt为MOS管的阈值电丄压)有/"a:+(w"-^-w2 (1)整理(1)式得到w — 、P^ (2) ^*『从(2)式可以看出该电i 各存在一个缺点，输入电压与输出电压存在一 个直流电压差，这个差值随着工艺和温度而改变。而且由于衬底效应，NMOS 管的Vt不是一个常数值。所以该电路的电压跟踪特性不好，用该电路来实 现的滤波器的线性度会受到影响。发明内容本发明所要解决的技术问题是提出一种AB类緩沖电路，该緩沖电路不 仅具有低输出阻抗特性而且具有很好的电压跟踪特性。为解决上述技术问题，本发明提出了一种AB类緩沖电路，包括PMOS 管P1、 P2, NM0S管N1、 N2,电流源Ib和AB类输出级及负反馈网络， 其中，PI源极连接至一第一节点，其栅极和漏极连接至电流源Ib输入端， 电流源Ib输出端连接至一第二节点；P2源极连接至所述第一节点，其栅极 与PI栅极相连，漏极与N2漏极相连；N2栅极连接至输入电压信号Vi,其 源极连接到Nl漏极；Nl栅极连接至偏置电压信号Vc,其源极连接至所述 第二节点；AB类输出级及负反馈网络电路的输入端连接至N2漏级，其输 出端连接至输出电压信号Vout,其特征在于所述电路还包括PMOS管P2C和NMOS管N2C, P2C源极连接至所述 第一节点，其栅极连接至P2栅极，漏极连接至N2C漏极，N2C栅极与漏极 相连且连接至输出电压信号Vout, N2C源极连接至Nl漏极及N2源极。进一步地，上述电路还可具有以下特点，所述PMOS管P2和P2C具有 相同的尺寸，NMOS管N2和N2C具有相同的尺寸。进一步地，上述电路还可具有以下特点，所述AB类输出级及负反馈网 络包括PMOS管P3和NMOS管N3, N4， N5，其中，N3的栅极为AB类 输出级及负反馈网络电路的输入端，P3的漏极为AB类输出级及负反馈网 络电路的输出端；N3的栅极连接到N2的漏极，其漏极连接到第一节点， 其源极连接到N4的漏极，N4的源极接第二节点，其栅极与偏置电压信号 Vcl相连；P3的栅极连接到N3的栅极，其源极连接到第一节点，漏极连 接到N5的漏极，N5的栅极连接到N4的漏极，其源极接第二节点。进一步地，上述电路还可具有以下特点，所述第一节点为电源VDD, 所述第二节点为地VSS。进一步地，上述电路还可具有以下特点，PMOS管PI, P2和P2C的形 状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布 局方法来布局。为解决上述技术问题，本发明还提出了 一种AB类緩沖电路，包括PMOS 管P1、 P2， NMOS管Nl、 N2,电流源和AB类输出级及负反馈网络，其中， PI漏极连接至P2源极，其栅极连接到偏置电压信号Vc,其源极与电流源 Ib输入端及第一节点相连，电流源Ib输出端连接至Nl漏极和4册极；P2栅5极与输入信号电压Vi相连，漏极连接至N2漏极；N2栅极连接至N1栅极， 其源极接第二节点；AB类输出级及负反馈网络的输入端与N2漏极相连，其 特征在于所述电路还包括PMOS管P2C和NMOS管N2C， P2C源极与P2源极 相连，其栅极与漏极连接至N2C漏极及输出电压信号Vout; N2C栅极与 N2栅极相连，其源极接所述第二节点。进一步地，上述电路还可具有以下特点，所述第一节点为电源VDD， 所述第二节点为地VSS。进一步地，上述电路还可具有以下特点，所述PMOS管P2和P2C具有 相同的尺寸，NMOS管N2和N2C具有相同的尺寸。进一步地，上述电路还可具有以下特点，所述AB类输出级及负反馈网 络电路包括PMOS管P3和NMOS管N3， N4, N5,其中，N3的栅极连4矣 到N2的漏极，其漏极连接到第一节点，其源极连接到N4的漏极；N4的源 极接第二节点，其栅极与偏置电压信号Vcl相连；P3的栅极连接到N3的 栅极，源极连接到第一节点，漏极连接到N5的漏极；N5的栅极连接到N4 的漏极，其源极接第二节点。进一步地，上述电路还可具有以下特点，PMOS管Pl, P2和P2C的形 状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布 局方法来布局。本发明提出的AB类緩冲电路通过在CMOS AB类緩冲电路负反馈基础 电路上增加一个有恒定偏置电流的二极管接法的MOS管来消除衬底效应和 直流电压差，获得了很好的电压跟踪特性，而且由于使用负反馈网络，具有 低输出阻抗特性。
图1是现有技术中的AB类緩冲电路结构图。图2是本发明第一实施例的AB类緩冲电路结构图。图3是本发明第二实施例的AB类緩冲电路结构图。图4是本发明AB类緩冲电路的一应用实例的结构图。图5是图4所示AB类緩冲电路应用实例的输入输出电压仿真波形。
具体实施方式
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。 第一实施例如图2所示，本实施例中AB类緩冲电路包括3个PMOS管，3个NMOS 管， 一个电流源和一个AB类输出级及负反馈网络。其中，PM0S管P1的 源极与电源VDD相连，其栅极和漏极连接到电流源Ib的输入端，电流源Ib 的输出端与地VSS相连；PMOS管P2的源极与电源VDD相连，栅极与Pl 的栅极相连，漏极与NMOS管N2的漏极相连；PMOS管P2C的源极与电 源VDD相连，栅极连接到Pl的栅极，漏极连接到NMOS管N2C的漏极； NMOS管N2的栅极连接到输入电压信号Vin,源极与NMOS管Nl的漏极 相连；NMOS管N2C的栅极与漏极相连且连接至输出电压信号Vout, N2C 的源极连接到Nl的漏极；NMOS管Nl的栅极连接到偏置电压信号Vc，源 极与地VSS相连；AB类输出级及负反馈网络的输入端与NMOS管N2的漏 极相连，输出端与NMOS管N2C的栅极相连，且连接至输出电压信号Vout。第二实施例与图2对应的采用P型输入级的緩沖电路如图3所示，本实施例中AB 类緩沖电路包括3个PMOS管，3个NMOS管， 一个电流源和一个AB类输 出级及负反馈网络。其中，PMOS管Pl的漏极连接到PMOS管P2和P2C 的源极，其栅极连接到偏置电压信号Vc,其源极连接到电源VDD及电流源 Ib的输入端，电流源Ib的输出端连接到NMOS管Nl的漏极和栅极，Nl的 源极接地VSS; PMOS管P2的栅极连接到输入电压信号Vin,漏极连接到 NMOS管N2的漏极；PMOS管P2C的栅极与漏极连接到NMOS管N2C的 漏极，N2C的源极接地VSS; NMOS管N2的栅极连接到NMOS管Nl和 N2C的栅极，其源极接地VSS; AB类输出级及负反馈网络的输入端连接到NMOS管N2的漏极，输出端连接到PMOS管P2C的栅极，且连接至输出 电压信号Vout。下面用本发明的一应用实例进一步加以说明。如图4所示，本应用实例中AB类输出级及负反馈网络由PMOS管P3 和NMOS管N3， N4, N5组成，其中，N3的栅极为AB类输出级及负反馈 网络电路的输入端，P3的漏极为AB类输出级及负反馈网络电路的输出端； NMOS管N3的栅极连接到NMOS管N2的漏极，N3的漏极连接到电源VDD, 其源极连接到NMOS管N4的漏极，N4的源极接地VSS,其栅极与偏置电 压信号Vcl相连；PMOS管P3的栅极连接到N3的栅极，源极连接到电源 VDD,漏极连接到NMOS管N5的漏极，且连接至输出电压信号Vout; NMOS 管N5的栅极连接到N4的漏极，源极接地VSS。该AB类緩冲电路其它部 分的结构同第一实施例。该AB类输出级及负反馈网络也适用于图3所示电路。该应用实例中，电流源Ib和PMOS管Pl, P2， P2C为NMOS管N2和 N2C提供电流大小为ib的偏置电流；NMOS管Nl的偏置电流大小为2*ib; PMOS管P3和NMOS管N3 ， N4， N5组成AB类输出级及负反馈网络；PMOS 管P2和P2C具有相同的尺寸；NMOS管N2和N2C具有相同的尺寸和偏置 电流所以二者具有相同的栅极-源极电压，即Vgs_N2 = Vgs_N2C所以有Vin = Vgs_N2 + Vds_N3 = Vout = Vgs_N2C + Vds_N3即Vin=Vout，输入输出电压之间没有直流电压差。该结果也适用于图2， 图3所示的电路。考虑到PMOS管Pl, P2和P2C之间的失配以及NMOS管N2和N2C 之间的失配会使得N2和N2C 二者的栅极-源极电压不完全相等从而使得输 入输出电压之间存在一个很小的直流电压偏差。但是通过一定的版图技巧就 可以将这个直流电压偏差減小到最小值。例如，使PMOS管Pl， P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共 心布局方法来布局。图5是图4所示AB类緩冲电路的输入输出电压仿真波形。从图中可以 看出输入输出电压之间只有几个毫伏的偏差。可以看出本发明所述电路具有 很好的电压跟踪特性。当然，本发明还可有其他多种应用实例，例如在所述AB类緩冲电路中 采用不同结构的AB类输出级及负反馈网络，在不背离本发明精神及其实质形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1. 一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源Ib和AB类输出级及负反馈网络，其中，P1源极连接至一第一节点，其栅极和漏极连接至电流源Ib输入端，电流源Ib输出端连接至一第二节点；P2源极连接至所述第一节点，其栅极与P1栅极相连，漏极与N2漏极相连；N2栅极连接至输入电压信号Vi，其源极连接到N1漏极；N1栅极连接至偏置电压信号Vc，其源极连接至所述第二节点；AB类输出级及负反馈网络电路的输入端连接至N2漏级，其输出端连接至输出电压信号Vout，其特征在于所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极连接至所述第一节点，其栅极连接至P2栅极，漏极连接至N2C漏极，N2C栅极与漏极相连且连接至输出电压信号Vout，N2C源极连接至N1漏极及N2源极。
2、 如权利要求l所述的AB类緩冲电路，其特征在于所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有 相同的尺寸。
3、 如权利要求1所述的AB类緩冲电路，其特征在于所述AB类输出级及负反馈网络包括PMOS管P3和NMOS管N3, N4， N5,其中，N3的栅极为AB类输出级及负反馈网络电路的输入端，P3的漏 极为AB类输出级及负反馈网络电路的输出端；N3的栅极连接到N2的漏极， 其漏极连接到第一节点，其源极连接到N4的漏极，N4的源极接第二节点， 其栅极与偏置电压信号Vcl相连；P3的栅极连接到N3的栅极，其源极连 接到第一节点，漏极连接到N5的漏极，N5的栅极连接到N4的漏极，其 源极接第二节点。
4、 如权利要求1或2或3所述的AB类緩冲电路，其特征在于 所述第一节点为电源VDD，所述第二节点为地VSS。
5、 如权利要求l所述的AB类緩冲电路，其特征在于 PMOS管Pl， P2和P2C的形状，方向和相对位置保持一致；NMOS管N2和N2C采用差分对的共心布局方法来布局。
6、 一种AB类緩沖电路，包括PM0S管P1、 P2， NM0S管N1、 N2， 电流源和AB类输出级及负反馈网络，其中，P1漏极连接至P2源极，其栅 极连接到偏置电压信号Vc,其源极与电流源Ib输入端及第一节点相连，电 流源Ib输出端连接至Nl漏极和栅极；P2栅极与输入信号电压Vi相连，漏 极连接至N2漏极；N2栅极连接至N1栅极，其源极接第二节点；AB类输 出级及负反馈网络的输入端与N2漏极相连，其特征在于所述电路还包括PMOS管P2C和NMOS管N2C, P2C源极与P2源极 相连，其栅极与漏极连接至N2C漏极及输出电压信号Vout; N2C栅极与 N2栅极相连，其源极接所述第二节点。
7、 如权利要求6所述的AB类緩沖电路，其特征在于 所述第一节点为电源VDD,所述第二节点为地VSS。
8、 如权利要求6所述的AB类緩冲电路，其特征在于所述PMOS管P2和P2C具有相同的尺寸，NMOS管N2和N2C具有相 同的尺寸。
9、 如权利要求6所述的AB类緩沖电路，其特征在于所述AB类输出级及负反馈网络电路包括PMOS管P3和NMOS管N3 ， N4, N5,其中，N3的栅极连接到N2的漏极，其漏极连接到第一节点，其 源极连接到N4的漏极；N4的源极接第二节点，其栅极与偏置电压信号Vcl 相连；P3的栅极连接到N3的栅极，源极连接到第一节点，漏极连接到N5 的漏极；N5的栅极连接到N4的漏极，其源极接第二节点。
10、 如权利要求6所述的AB类緩沖电路，其特征在于PMOS管Pl, P2和P2C的形状，方向和相对位置保持一致；NMOS管 N2和N2C采用差分对的共心布局方法来布局。
全文摘要
一种AB类缓冲电路，包括PMOS管P1、P2，NMOS管N1、N2，电流源Ib和AB类输出级及负反馈网络，P1源极连接至第一节点，栅极和漏极连接至Ib输入端，Ib输出端连接至第二节点；P2源极连接至所述第一节点，栅极与P1栅极相连，漏极与N2漏极相连；N2栅极连接至输入电压信号Vi，源极连接到N1漏极；N1栅极连接至偏置电压信号Vc，源极连接至所述第二节点；AB类输出级及负反馈网络电路输入端连接至N2漏级，输出端连接至输出电压信号Vout，所述电路还包括PMOS管P2C和NMOS管N2C，P2C源极连接至所述第一节点，栅极连接至P2栅极，漏极连接至N2C漏极，N2C栅极与漏极相连且连接至输出电压信号Vout，N2C源极连接至N1漏极及N2源极。该缓冲电路具有低输出阻抗特性及很好的电压跟踪特性。
文档编号H03K19/0185GK101262222SQ200710106779
公开日2008年9月10日 申请日期2007年6月20日 优先权日2007年6月20日
发明者莉 周 申请人:中兴通讯股份有限公司