提供绝热时序电路能源的可控三相功率时钟发生器的制作方法

专利名称：提供绝热时序电路能源的可控三相功率时钟发生器的制作方法
技术领域：
本发明涉及一种提供绝热时序电路能源的可控三相功率时钟发生器，属于低功耗超大规 模数字集成电路VLSI技术领域。
技术背景-现有技术和存在问题已有绝热同步时序电路的研究仍有部分地方仿效着直流源的传统同步时序电路实现方 式先设计时钟边沿触发的触发器，如D触发器，T触发器，JK触发器等；然后化简各时钟 边沿触发的触发器激励函数，求出简化的D表达式，简化的T表达式，简化的J表达式，简 化的K表达式等，由此实现绝热同步时序电路。注意在传统同步时序电路中，描述触发器 激励函数的这些简化的表达式可以是二级、三级或多级的组合逻辑表达式，多级的组合逻辑 表达式用多级门电路构成，也即如果实用中时序电路的激励函数很复杂，对于采用直流能源 的传统时序电路，复杂激励函数很容易用多级组合电路来实现(常用二级或三级组合电路实 现)。这是传统时序电路的设计方法，将时序电路看作由组合电路和存储电路二大部分构成， 二大部分在空间上是可分割的，存储电路由N个触发器构成，组合电路由若干门电路构成， 在空间上彼此分开。组合电路满足t时刻的稳定输出仅仅依赖于t时刻的输入，而与t时 刻以前的输入状态无关。然而绝热组合电路不满足上述组合电路定义，这是因为实际上绝热 组合电路含有时序的特征，含有有延迟和记忆成分，不是组合逻辑函数简单的实现，也即绝 热组合电路和绝热记忆元件是彼此包含，将'绝热时序电路'看作为由在空间上可分割的'绝 热组合电路'和'绝热存储电路，二大部分构成不完全符合绝热时序电路的特点。硬要按此 二大部分划分，实现起来很困难。当必须用多级绝热组合电路实现时，每增加l级绝热组合 电路必须增加l个时钟，对常用二或三级组合绝热电路需要增加2或3个时钟，除了需要增 加时钟个数之外，含有有延迟和记忆成分是不能忽略的。在这样情况下，目前的绝热时序电 路设计集中在用单级激励函数(组合逻辑函数)实现，对含有复杂的多级组合逻辑函数的绝 热时序电路实际应用有难度。迄今为止，对提供绝热时序电路能源的功率时钟源的电路研究的很少，已有关于绝热电 路的研究大部分集中在绝热电路本身功耗的降低，其中功率时钟源大部分采用理想的电压源 和理想的时钟波形，在此基础上单纯的研究绝热电路本身绝热性能，常常忽略对实际的功率 时钟源的电路的研究，甚至没有考虑太多的时钟个数和太理想的时钟波形造成功率时钟源 的电路的实现的困难。用理想的功率时钟源研究成功不等于用实际的功率时钟源就能实现， 只有同时研究出相配合的实际的功率时钟源电路，并且用这个功率时钟源电路提供给所研究 的绝热电路，将功率时钟源电路和绝热电路配合在一起研究，这样研究成功才是真正的成功。 以此同时在满足电路绝热性能和稳定性可靠性的前提下，考虑实用功率时钟波形和选择最利 时钟个数也是很重要的。

发明内容
本发明的目的是提供一种功率时钟发生器，可以将其和绝热CMOS时序电路配合在一起 去设计，使得绝热时序电路的功耗与其它非绝热时序电路的功耗相比，有大幅度的降低的提 供绝热时序电路能源的可控三相功率时钟发生器。上述的目的通过以下的技术方案实现
一种提供绝热时序电路能源的可控三相功率时钟发生器，其组成包括三相方波发生器 电路和波形转换与输出电路，所述的三相方波发生器电路，由6个NM0S管(n" n2 、 ir，、 、 n5、 nB)和6个PM0S管(p,、 p2 、 p3、 p4、 p5、 pe)组成，其中所述的NMOS管n,和所述的PMOS 管p,，所述的NMOS管rh和所述的PMOS管p 所述的NMOS管n:,和所述的PMOS管p:,各自组成 三个CMOS反相器Am,、 Ani2和Am,，即每对管的栅极相接，作为反相器输入；每对管的漏极相 接，作为反相器输出；所述的NMOS管n,、 n2和仏的源极各自接3个控制管n4、 115和116的漏 极，所述的NMOS管n4、 &和n6的源极接Vrc;管Pl、 p2和p3、的源极各自接3个控制管p4、 "和P6的漏极，所述的PM0S管p4、 P5和P6的的源极接V" VC=_1.5V， V^—3.0V; 6个控制 管的栅极都接方波cp"将三个CMOS反相器Am,、 Am2和Anfe首尾相接即成为可控循环振荡器 的形式，所述的CMOS反相器Am,、 Am2和Am3的三个输出各自为Qsa、 Q^和Qs。，由Qsa、 Q.化和 (L输出三个相位差为120°的方波，方波周期是CP4周期三倍；所述的CP4来自石英晶体振荡 器输出的方波，由所述的cp,控制可控三相功率时钟发生器的频率。上述的提供绝热时序电路能源的可控三相功率时钟发生器，所述的波形转换与输出电路 3个PM0S管(p7、 ps 、 p9)， 3个NPN管(Qs2、 Qsl、 Qs。)， 3个并联谐振回路(L。 C 、匚C,、 L2C2)和3个电阻(Ro、 R,、 R2)组成；3个并联谐振回路(L。C。、 L, d、 L2 C2)的一端接Vc， 而L。 C。、 L, C,、 L2 C2的另一端各自接(L、 Qu和CL。的集电极，Qs2、 Q sl和Q s。的射极接V。 它们的基极各自接P7、 Ps和p9的漏极，3个电阻(R。、 R,、 R2)的一端接Ve，另一端各自接 p7、 ps和P9的源极，三相方波发生器的输出CL、 Q^和Qs。各自接P7、 p8和P9的栅极，在3个 NPN管的集电极(L、 Qs,和Qs。输出近正弦形波的三相时钟cp2、 cp,和cp。，波峰近0V，波谷 近一3.0V， Vf—1.5V， Vcc=_3.0V;表明直流工作电压为1.5V,获得峰一峰值为3. 0V的近 正弦形波的三相时钟的输出；所述的cr、 cp,和cp。输出到二级激励绝热CMOS时序电路。上述的提供绝热时序电路能源的可控三相功率时钟发生器，所述的波形转换与输出电路 由3个PM0S管(p7、 p8 、 p9)， 3个NM0S管(n7、 n8 、 na)和3个并联谐振回路(L。 C。、 L, d、 L2 C2)组成，3个并联谐振回路(L。 C。、 L, C,、 L2 C2)的一端接Vc,而L。 C。、 L d、 L2 C2的另一端各自接ri7、 n8 、 ru的漏极和p7、 pH 、 &的漏极，3个管p7、 ps 、 P9的栅极和 源极都接Vc;，三相方波发生器的输出Qsa、 Qsb和CL各自接n7、 n8 、 ru的栅极；在n" n8 、 ru的漏极各自输出近梯形波的三相时钟cp2、 cpi和cp。，波顶近0V，波底近一3. 0V， Ve—1. 5V， Vcc=_3. 0V，表明直流工作电压为1. 5V，获得幅值为3. 0V的近梯形波的三相时钟的输出，cp2、 cp,和cp。输出到二级激励绝热CMOS时序电路。这个技术方案有以下有益效果1. 本发明公开一种提供绝热时序电路能源的近正弦形的可控三相功率时钟发生器电路和 近梯形的可控三相功率时钟发生器电路，将绝热CMOS时序电路和功率时钟发生器配合在一 起去设计，使得绝热时序电路的功耗与其它非绝热时序电路的功耗相比，有大幅度的降低。2. 与本发明产品相配合使用的二级激励绝热CMOS时序电路中的绝热锁存器由三管绝热 反相器内核和由它组成的绝热锁存器、每一级绝热锁存器可包含一级绝热组合电路， 一共有 三级绝热锁存器基本绝热锁存器、次级激励绝热锁存器和初级激励绝热锁存器，二级激励 函数包含在初级和次级激励绝热锁存器中(也即它们同时又实现了二级绝热组合逻辑)。本 发明公开一种实际二级激励绝热CMOS时序电路的设计二级激励绝热CMOS十进制减法计数 电路和二级激励绝热CMOS三十一进制计数电路，其还可推广为三级激励绝热CMOS时序电路 的实现方法。


:图1.为与本发明配合使用的三管绝热反相器内核构成的示意图； 图2.为与本发明配合使用的绝热锁存器之一电路图； 图3.为本发明近正弦形波三相时钟cp。、 cp,和CP2波形图； 图4.为与本发明配合使用的绝热锁存器之一电路图2工作过程形波图 图5.绝热锁存器之一电路图2有效功效曲线； 图6.为与本发明配合使用的绝热锁存器之二电路图； 图7.为与本发明配合使用的绝热锁存器之一电路的符号； 图8.为与本发明配合使用的绝热锁存器之二电路的符号； 图9.为与本发明配合使用的主绝热锁存器之一电路图； 图IO.为与本发明配合使用的主绝热锁存器之二电路图 图11.为与本发明配合使用的主绝热锁存器之一电路符号； 图12.为与本发明配合使用的主绝热锁存器之二电路符号； 图13.为与本发明配合使用的主绝热锁存器之一电路图9工作过程形波图； 图14.为与本发明配合使用的绝热触发器电路图符号； 图15.为与本发明配合使用的绝热触发器电路14的符号； 图16.为与本发明配合使用的二级激励的绝热十进制减法计数电路图； 图17.为与本发明配合使用的二级激励的绝热十进制减法计数电路图16的计算机模拟 波形图；图18.为与本发明配合使用的二级激励的绝热十进制减法计数电路图16的时钟cp2、 cp,和cp()计算机模拟功耗曲线图；图19.为与本发明配合使用的二级激励的绝热三十一进制计数电路图；图20.为与本发明配合使用的二级激励的绝热三十一进制计数电路图19的计算机模拟波形图；图21.为与本发明配合使用的二级激励的绝热三十一进制计数电路图19的时钟cp2、 cp, 和印。计算机模拟功耗曲线图；图22.为本发明近正弦形波的可控三相功率时钟发生器电路图；图23.为本发明近正弦形波的可控三相功率时钟发生器电路图22工作过程形波图；图24.为本发明近正弦形波的可控三相功率时钟发生器电路图22计算机模拟功耗曲线图；图25.为本发明近梯形波的可控三相功率时钟发生器电路图； 图26.为本发明近梯形波的可控三相功率时钟发生器电路图25工作过程形波图； 图27.为本发明近梯形波的可控三相功率时钟发生器电路图25计算机模拟功耗曲线图； 图28.为近梯形波的三相功率时钟的二级激励的绝热三十一进制计数电路图19工作过 程形波图；图29.为近梯形波的三相功率时钟的二级激励的绝热三十一进制计数电路图19的时钟 cp" cpi和cp。计算机模拟功耗曲线图；图30.为近梯形波的三相功率时钟cp2、 cp,和cp。形波图。本发明的
具体实施例方式实施例1:
提供绝热时序电路能源的可控三相功率时钟发生器中的绝热时序电路中，包括三级绝热 锁存器基本绝热锁存器、次级激励绝热锁存器和初级激励绝热锁存器，每一级绝热锁存器 包含一级绝热组合电路实现，所述的绝热锁存器由三管绝热反相器内核和二个控制门组成，所述的三管绝热反相器内核三管中一个PM0S管p的源极接地即0电位，二个NM0S管n, 和ri2的源极接时钟cp即负电位；p,的漏极ln,的漏极以及n2的栅极共同接到Qr输出端，p, 的栅极和n,的栅极以及n2的漏,共Jf接到^输出端，Qr和地之间接控制管p3即最简单的S 控制门，P,^一栅极接控制信号^，《和地之间接控制管P2即最简单的R控制门，P2的栅极 接控制信号^，满足RS^，即满足P2和P3二管不同时导通，S4时P3管导通，1 =1时&管 导通， 一般情况下控制管P2和R改为多个PM0S控制管的串并联组合，即控制门，P3改为S 控制门，P2改为R控制门，满足RS-O就是满足S控制门和R控制门不同时导通，按S逻辑 式和R逻辑式各自连接S控制门和R控制门的串并联结构，其中逻辑加+接为并联,逻辑乘*为 接串联，且按变量取反接输入控制信号，即因PMOS控制管低电平有效，有相差为120。的三 个时钟cp。、 cp,和印2，初级激励绝热锁存器接时钟cp。，次级激励绝热锁存器接时钟cp,，基 本绝热锁存器接时钟cp"三级绝热锁存器电路结构相同，所述的控制门为按绝热时序电路 要求的控制门，所述的三级绝,存器基本绝热锁存器、次级激励绝热锁存器和初级激励 绝热锁存器， 一个输出为Q和f基本绝热锁存器L。采用黨，单的S控制门即一个控制管P3 和最简单的R控制门即一个控制管p2， 一个输出为Qb和^次级激励绝热锁存器L^采用一 般化的S控制门和一般化的的R控制门，当P3的栅极接^和p2的栅极接Qb时，将该基本 绝热锁存器"和次级激励绝热锁存器L。b合并为一个主绝热锁存器，所述的主绝热锁存器接 所述的时钟cp,和cp"其中W接所述的时钟C￡iL U接所述的时钟cp2，常常附加一个PMOS 管P,。，管P,u的栅极接Qb，源极和漏极分别接《和地。所述的一种绝热锁存器示如图2，包括虚线框内的(n,、 n^p^三管绝热反相器内核和 虚线框二边的二个控制管(P2和p3)，管P2和P3的栅极分别接5和g，满足RS-O (即满足P2 和P3二管不同时导通)。图l左边二管(n,和p)是常规CMOS反相器，其中A端和Y端各自 有栅极电容C;和输出电容Cv，因CA缺少绝热充放电回路，所以增加一管112，由ri2和n,各自 实现对C,和CY的绝热充放电，由此思路将常规二管CMOS反相器转变为三管绝热反相器内核。 考虑功率时钟发生器设计和应用的方便，将三个PM0S管的源极接地(0电位)，而二个NM0S 管的源极接时钟cp (负电位)，常用功率时钟Cp是近正弦形波和近梯形波，示如图3和图 30,图中三个时钟cpn、 cp,和cp2相差都是12(T ，各自供给三类绝热锁存器初级激励绝热 锁存器、次级激励绝热锁存器和基本绝热锁存器。以后说明从绝热性和稳定性考虑三相时钟 比二相时钟是最佳选择。实施例2:绝热锁存器图2工作过程参看图4，图4最上第一行是近正弦形波的CP2， CP2的波峰是0V (地)，波谷是一3V，即时钟高电平(1电平)近0V，低电平(0电平)近一3V， cp2接 锁存器时钟端，CP2近波谷处锁存器工作(绝热反相器内核电源电压^3V)一，印2近波峰处锁 存器休止(绝热反，内核电源电压近OV);第二行和第三行分别是5和§输入波形，第三行和第四行分别是5^jn(^:^作波形。由图4看出，①在区间ag5=l和§=0，即IW)和S4,此时P3导通和P2截止，当cp2下降时，n2 导通和n,寧^:， ^随cp2变化，Qr钳位到地(l电平)，按锁存器工作时输出(cp2近波谷 处)，得出^-0和Qr^。②在区间c满足R^和S^即1 =1和5=0，此时P2导通和P3截止，^2p2下降时，n,导通和 截止，Qr随」P2变化j f钳位到地(l电平)，按CP2近波谷处，得出^^和Q,0。
在区间13满足5=1和§=1，即IM)和SW，此时P2和P3均截止，得出Q,O和Qr二l，即保持区间a已存状牵。
— _④在区间d满足R4和S^，即1 =0和5=0,此时P2和P3均截止，得出Q,l和Q,O，即保持区间c已存状态。由此^_见，绝热锁存器满足RS型特征方程Q=S+5q (约束条件RSi) (1)图5是绝热锁存器图2有效功效曲线，由图5曲线最右平坦部分看出，此时该绝热锁存 器有效功耗表示为P=0.15 u W。将图2虚线框二边的二个控制管(最简单的控制门)改为多个控制管串并联组合(一般 控制门)，则得出图6。图6右边^与P5并联后，再和P6串联(即S控制门)，表示为S=(A+B) C。注—f:等接丝逻辑加+为并联，逻辑乘，为串联，且按变量取反连接输入信号，即S控制 门接X 、 §和—f 。 ， 6左边？2与P4串联(即R控制门)，表示为R=DE，连接时变量取反， 即R控制门接石和巨'。图2和图6锁存器的符号分别示如图7和图8。需有相差为120°的三个时钟cp。、 cp,和cp2，初级激励绝热锁存器接时钟cp。，次级激 励绝热锁存器接时钟CP,，基本绝热锁存器接时钟CP2。若基本绝热锁存器和次级激励绝热锁 存器都采用图2形式，将二个绝热锁存器合在一起，得出图9。又若图9中次级激励绝热锁 存器都改用图6形式，则得出图IO，其中S:AB (S控制门逻辑式)和I^C (D+E) (R控制门 逻辑式)。图9和图IO称为主绝热锁存器，主绝热锁存器符号分别示如图ll和图12。初级 激励绝热锁存器采用图6或图2的形_^。在图9和图10中常常加一个虚线表示的！p,。，管 P,。的栅极接Qb，源极和漏极分别接^和地，以便减小寄生电容偶合对该级电路《端处于 l电平状态时的影响(因Qb-O，则p^导通，使钳位近地，即钳位在l电平)。主绝热锁存器图9工作过程参看图13所示的计算机模拟结果，图13最上第一行是近 正弦形波的cp2， cp2的波峰^ 0^(地)，波谷是一3V， 主绝热锁存^个时钟端接cp,和 cp2;第二行和第三行分^|_是5和§输入波形，第三行和第四行分别是f和Q工作波形， 第五行和第六行分别i^和9b工作波形。由图13看出，① 在区间a^^_R=l和§=0,即1 =0和5=1，此时pe导通和p5截止，^p,下降时，n4导通^il:,截止，《随CPl变化，Qb钳位到地(1电平)，按CP,近波谷处^出^ =0和Qb =1;接着Qb和Qb使p.,导通和P2截止，当cp2正辟时，ri2导通和n,截止，^"随cp,变化，Q钳 位到地(l电平)，按丄P2近波，处，得出^"^0和Q =1。② 在区间c满足R^O和S^即R4和S4，此时ps导通和p6截止，笔丄p,下降时，n3导通I5J^截止，Qb随Cp,变化，《钳位到地(l电平)，按CP,近波谷处，得出《-1和(^_=0;接着Qb和Qb使P2导通和P3截止，当卬2工辟时，n,导通和ri2截止，Q随_^2变化二 Q钳 位到地(l电平)，按cp2近波谷处，得^_^~=1和(5 =0。③在区间b满足^4和S-i即 Ri和Si，此时P5和p6均截止，得出《=0和(^=1,即，区间a已存状态；接着^和 Qb使P:,导通和P2截止，当CP2工降时，ri2导通和ri,截止，^"随叩2变化，Q钳位到地(.1 电平)，按cp2近波谷丝，得&Q =0和(3 =1。 一 在区间01满足^=1和§^_，即IM)和S^，此时ps和p6均截止，得出^=1和(^=0, 即保持区间c已存状态；接着《和Qb使P2导通和P3截止，当cp2下降时，r^导通和ri2截
止，Q随cp2变化，Q钳位到地(i电平)，按cp2近波丝处，得出Q ^和Q =0。 由此可见，主绝热锁存器满足rs型特征方程q+=s+5q (约束条件1 =0)实施例3:所述的二级激励绝热cmos时序电路的实现方法。在直流电源供电的传统的同步时序电路中，传统触发器是边沿触发的(时钟上升沿或下 降沿触发)，若为时钟下降沿触发，则传统触发器首先在时钟下降沿时间接收输入激励信号(j， k， d， t等)，然后按信号接收结果存储确定的信息，该信息一直保存到下一周期的时 钟下降沿期间的信号接收工作完成，传统触发器共有'接收'和'存储'二阶段。同步时序 电路的存储单元是触发器，同步时序电路看作由组合电路和存储电路二大部分构成，存储电 路由n个触发器构成，组合电路由若干门电路构成，二大部分在空间上是可分割的。绝热电路用交变的功率时钟供电，在功率时钟供电作用下，必须经过'接收'、'存储'、'恢复'和'休止'四个阶段(对应于时钟脉冲的前沿、持续期、后沿和休止期)。绝热锁 存器和绝热组合电路都必须经过这四个阶段，由此可见，满足传统组合电路定义"t时刻的 稳定输出仅仅依赖于t时刻的输入，而与t时刻以前的输入状态无关"的绝热组合电路是不 存在的，即绝热组合电路也有'存储'，将绝热组合电路融合在绝热存储电路中是最好的选 择。如果仿效用直流能源的传统时序电路的方法，先设计绝热触发器，必然要由几个绝热锁 存器组成一个绝热触发器，如图14用三个绝热锁存器组成一个绝热触发器(图15是它的符 号)，这适合于一级激励绝热CMOS时序电路的实现方法，其中组合电路部分只能实现一级激 励组合函数，这样的组合函数不能很复杂，特别是与项的变量数不能很多，很多变量数的与 项对应有很多的控制管相串联，很多管串联使得导通电阻加大，影响控制能力，甚至使控制 失灵，不能正常工作。另外，很复杂的组合函数对应很复杂的控制管组合，增加寄生电容产 生不利作用的可能性。一种将二级绝热组合电路融合在绝热存储电路中的二级激励绝热cmos时序电路的实现 方法，它不是现在常用的基于绝热触发器的时序电路的实现方法，而是基于将二级绝热组合 电路融合在绝热存储电路中的电路实现，即将绝热锁存器和绝热组合电路融合在一起，使信 息存储功能和组合逻辑功能在空间上彼此包含(不可分割)。采用二级激励将激励组合函 数分为二级形式，由初级激励绝热锁存器实现初级激励组合函数，所产生的输出送到次级激 励绝热锁存器，次级激励绝热锁存器的输出送到基本绝热锁存器，基本绝热锁存器采用图2 形式，只有二个控制管，控制管控制能力强，可以把基本绝热锁存器的前二级绝热锁存器可 看作为二级绝热组合电路。如果基本绝热锁存器和次级激励绝热锁存器的个数相等(设为n)， 将每个基本绝热锁存器和次级激励绝热锁存器合在一起，构成n个示如图10的主绝热锁存 器；初级激励绝热锁存器的个数相等(设为m)，在绝热cmos时序电路中有三种可能m>n， m〈n和m^n。当'M==N'且'主绝热锁存器只有二个控制管，时，则该绝热cmos时序电路 转化为由n个绝热触发器组成的绝热时序电路，或者说，由n个绝热触发器组成的绝热时序 电路是二级激励绝热cmo's时序电路的特例。若采用绝热触发器的绝热时序电路控制门允许 最多k管串联，则二级激励绝热时序电路可将k2管串联(对应k2变量与项)分解为二级去实现， 其中每级最多只有k管串联(对应k变量与项)，二级合在一起实现k2变量与项。本发明还可 推广为三级激励绝热cmos时序电路的实现方法，其中将基本绝热锁存器改用图6形式，有 多个控制管，这是一种将三级绝热组合电路融合在绝热存储电路中，绝热时序电路可看作为 由三级绝热组合电路(锁存器)构成，因为三级组合电路的将三个绝热锁存器是合在一起。
在三级激励绝热CMOS时序电路中，初级激励绝热锁存器的个数为M，次级激励绝热锁存器的 个数为N，末级激励绝热锁存器的个数为L，其中M， N和L各不相等，也可以部分相等或全 相等。 一般采用绝热触发器的绝热时序电路若允许最多k管串联，则三级激励绝热时序电路 可将k3管串联(对应k3变量与项)转化为三级去实现，每级k管串联(对应k变量与项)。上述 二级激励绝热CMOS时序电路是三级激励绝热CMOS时序电路的特例。 实施例4:所述的二级激励绝热CMOS时序电路典型设计(1) 二级激励的绝热十进制减法计数电路。 8421BCD码十进制减法计数电路Q3 Q2 Qi Q。的状态变化为1001—1000—0111—0110— 0101—0100—0011—0010—0001—0000—1001…，按下述方法依次进行 1.，RS触发器的时序电路的！^"法得出
<formula>formula see original document page 10</formula>2.接着写出次级激励函数 数，延迟120° )和Q3a= Q3， 激励函数S:, 、 R:,、 S2、 R2、 S,、 S3=Q2y Ql; , S尸(k Q,y， R2=2m &<formula>formula see original document page 10</formula>对式(2)选取公用项Q2y二^《，Qly =《Q。(」 Q。a = Q。(单变量，延迟120° )，进行化简和变换，得出次级 R,、 S0、 R。是Q,, 、 Qz,和Qh、 Q。a及其非的函数， R3=Q2v Qly (3a)(3b) (3c)Q2 ， Qly=Q, QQ和Q3， Q。a = Q。，将它们转 它们是Ch 、 Q2、 Q,和Q。及其非的函<formula>formula see original document page 10</formula>3. 写出初级激励函数。考虑Q2y=^换为初级激励函数S:, 、 Ria、 S2 、 R2il、 S。a、 Roa、 S,y、 Rly, 数，得出， —<formula>formula see original document page 10</formula>初级激励绝热锁存器(时钟为cp。)的输入按照式(4)接Q3、 Q2、 Q,和Q。及其非，其输 出为tk、 (k、 (k和Q,y及其非，它们再按照式(3)接到主绝热锁存器(时钟为cp,和cp2)的 各R和S输入电路中，主绝热锁存器输出为Q3、 Q2、 Q。和Q,及其非。根据式(lb)可由上式(3)得出Q3+、 Q;、 Q〖和Q。+，注意Q;、 QL Q^和Q^是主绝热锁存器输出Q3、 Q2、 Q,和Q。的下时刻值，也即它们来自主绝热锁存器同输出端。主绝热锁存器内部包含有次 级激励绝热锁存器的内输出记为9.%、 Q2b、 Q,b和Q"。4. 根据式(3)和(4)画出二级激励的绝热十进制减法计数电路，示如图(16)，图中 初级^^励绝热锁存器个数和主绝热锁存器个数恰巧相等， 一般不一定相等。若采用绝热触发 器，则按式(2)连接，必会出现四管串联(对应四变量与项)。而图(16)消去四管串联(对 应四变量与项)，最多只有二管串联(对应二变量与项)，电路总管数略少。 一般采用绝热触 发器的绝热时序电路若允许最多k管串联，则二级激励绝热时序电路了将kz管串联(对应k2
变量与项)转化为k管串联(对应k变量与项)。图(17)是图(16)的P印ice计算机模拟波形，最上一组是Q" Q2、 Q!和Qo的波形，由 此看出满足十进制减法计数电路关系；第二组是(k、 Q2y、 Q,y和Q。a波形，满足Qi,Q,Q。， 和Q^ Q:,、 Q。a=Q。(注意数值相等，但相差120° )，第三组是(k、 Q2b、 Q"和GU (与Q" Q2、 Q'和Q。的波形相同)，第三组是时钟cp2、 cp,和cp。的波形(正弦波)，与预期结果一致。 图(18)是时钟cp2、 cp,和cp。功耗曲线，由曲线最右平坦部分看出，时钟cp" cp,和cp。输 出到十进制减法计数电路的有效功耗分别为8.75PW， 10.75nW和6.5lxW，也即十进制计数 电路有效功耗为8. 75+10. 75+6. 5=26 u W(2) 二级激励的绝热三十一进制计数电路。三i^一进制计数电路QAQAQ。的状态变化为00000—00001—00010—00011—00100— 00101 — 00110 — 00111 — 01000 — 01001 — 01010 — 01011 — 01100 — 01101 — 01110 — 01111 — 10000—10001 — 10010—10011 — 10100—10101 — 10110—10111 — 11000—11001 — 11010 — 11011 — 11100—11101 — 11110—00000…，按下述方法依次进行1. 首先按常规采用RS触发器的，电路的设计方法得出 Sf，Q,Q。， R4= QMQo (5a) S产&Q2Q,Q。， R3= Q3Q2Q, (Q4+Q。) (5b) S产2aQ,Q。 ， R2=Q2Q,Q。(5c) Sf^Q。— 二 — R^9,Qo+(W!舰 (5d) S。《(^"+^+^ + ^"〉 ， Ro= Q。 (5e)2. 接着写出初级激励函数。对式(5)选取公用项Q3, Q3Q2Q,， Qly= Q,Q。 (二变量和三变 量函数，延迟120° )和CL= Q4， Q2a= Q2， Q。
= Q (单变量，延迟120° )，进行化简和变 换，得出次级激励函数S3 、 R,、 S2、 R2、 S,、 R,、 S。、 Ro是Q,y 、 Q:,y和CL、 Q2a、 Q。a及其非的 函数，消去Q3和Q,得出 一 一S4= (Q她)Q。: Q3y Qo a ， (Q舰)Q。 = Q3, Q0a ( 6a) S.3= 2i92Q, Q2(Q,Q。) = Q3y Ck Qls ， R:!=Qiy (Q。a (6b)S2=Q2a Q,,一 ， R2=Q2 Qly+Q4H (6c)S,:Q,Q。 Q。=Qlv Q。a ，一 R,= Qly+Q4a Q3y (6d) S。=Q0 (S+QAQ,， R =Q a， (6e)3. 再写出初级激励函数。考虑Q:,y=Q3Q2Q,、 Q,^Q,Q。和CL=Q4、 Q2a=Q2、 Q。a=Q。，将它们转换 为初级激励函数Sia、 R4a、 S2a、 R2a、 S。a、 IC和S3y、 R3y、 Sly、 Rly，是Q4、 Q3、 Q2、 Q,和Q。及其非 的函数，得出， —Ste =Q3， Ha — — 一 (7a)=Q., Q2Q,，R3y =S^_=(Q3 ) (7b)S2i' =Q2， R2a — — (7c)S,y=Q,Q ,Rly ^S,^(^"+^" ) (7d)S0 = Q。 ，R a =Qo (7e)式(6)和(7)消去式(5)四变量与项(对应四管串联)，只有三变量与项(对应三管串 联)和二变量与项(对应二管串联)，初级激励绝热锁存器的输入接Qo Q4、 Q2、 Q'和Q。及其非， 其输出为Q吣tk、 GW和Q3y、 Qb及其非，它们接到主绝热锁存器的R和S输入电路中。根据 式(lb)可由上式得出Q!、 Q3+、 Q;、 Q〔和Qo+,注意Q:、 Q3+、 、 Qt和Q:是
主绝热锁存器输出Q4、 Q3、 Q2、 Q卜和Q。的下时刻值，也即它们来自主绝热锁存器同输出端。 主绝热锁存器中包含的次级激励绝热锁存器的输出记为Q吣Q^、 Q"、 Q,b和Q。b。4.根据式(6)和(7)画出二级激励的绝热三十一进制计数电路，示如图(19)，图中 初级激励绝热锁存器个数和主绝热锁存器个数恰巧相等， 一般不一定相等。图(19)消去四 管串联(对应四变量与项)，电路总管数略少阁(20)是图(19)的P印ice计算机模拟波形，最上第一组是Q4、 Q3、 Q2、 Q,和Q。的波 形，由此看出满足三十一进制计数电路关系；第二组是Q吣Q:,y、 Q2a、 Q^和Q。a波形，满足<^ =0舰，Q,,=Q,Q。， CL=Q3、 Q2a=Q2、 Q。a=Q。(注意:等式两边数值相等，但相差120° )，第 三组是CL、 Ck、 Q2b、 Q^和Q。b (与Q4、 Q3、 Q2、 Q,和Q。的波形相同)，第三组是时钟cp2、 cPl 和cp。的波形(近正弦波)，与预期结果完全一致。图(21)是时钟cp。、 cp,和cp2功耗曲线，由曲线最右平坦部分看出，时钟Cp。、 CP,和CP2输出到三十一进制计数电路的有效功耗分别为8uW， 12.5uW和10uW,也即三"l^一进制计数电路有效功耗为8+12. 5+10=30. 5 wW。 实施例5:本发明近正弦形波的可控三相功率时钟发生器电路和近梯形波的可控三相功率时钟发 生器电路。近正弦形波的可控三相功率时钟发生器电路。图(22)是功率时钟cp2、 cp,和cp。发生器电路图，图的上半部是三相方波发生器，包 括6个醒0S管(n,、 n2 、 n:,、 n。、 ns、 n6)和6个PMOS管(p,、 p2 、 p3、 p4、 p5、 p6),其中 n,和p" 和P2， n3和p3各自组成三个CM0S反相器，并且按循环振荡器的形式首尾相接，但 三个CMOS反相器中NMOS管和PMOS管的源极各自接6个控制管m和p4， 115和p5， ne和p。的 漏极，6个控制管的栅极都接方波Cp4,由此CR控制可控三相功率时钟发生器时钟发生器的 频率，而CP4来自石英晶体振荡器输出的方波。图的下半部是波形转换和输出电路，由3个 PM0S管(p7、 p8 、 p9), 3个晶体管(CL、 Qsl、 Qs2)， 3个并联谐振回路(L。C。、 L G、 U C2) 和3电阻(R 、 R,、 R2)组成，将方波转换为近正弦形波的功率时钟cp2、 cpj和cp。，并将三 相时钟cp2、 cp,和cp。输出到二级激励绝热CMOS时序电路。三相方波发生器中Vf—1.5V， Vcc=—3.0V,高电平(1电平)近一1.5V，低电平(0电平)近一3.0V。三相方波发生器工作过程在方波cp-的作用下，除起始瞬间非稳状态外，3个输出(QsaQ sbQJ不可能是全1 (即111)和全0 (即000)。当cp^l时，3个NM0S管(n4、 n5、 n6)导 通，CLQ^Q^为3个NM0S管(n,、 n2 、 n3)的栅极，3个管(n,、 n2 、 n》不能有二个同时导 通，所以QH^1U，实际上当cp^l时Q』sbQ m只能有一个1。当cp4=0时，3个PMOS 管(P" p5、 p6)导通，QJLbQs。为3个NM0S管(Pl、 p2 、 p3)的栅极，3个管(p,、 p2 、 P》不能有二个同时导通，所以GLQ^Qs。^000，实际上当cp^0时QsaCUL只能有一个0。设现在cpf0， QsaQsbQsc=011，接着变为cpel，因管n3的被极Q,1，管 导通，使QjO， 并使管n,截止，保持QsaQsb=01，也即QsaQsb(L由011—010。继之变为cp4=l，因管Pl的栅极(L=0， 管P,导通，使CL^1，并使管P2截止，保持CLQ^10，也即QH由010—110。类似方式分 析表明变化规律为按从左到右循环来看CLQsbCL,①对cp尸0， CLQsbQs。有二个1，当c仏由0 —1时，QH中的第二个1降到0,其余不变。②当cp4=l时，Q』sbCL有二个0， c"由1 一0时，QH中的第二个0升到1，其余不变。由此得出随cp4变化QsaQsbQM由011—010 —110—100—101—001—011， Qsa、 CL和CL输出是方波，它们的相位差是120° 。图(23)是图(22)的计算机模拟波形，最上第一组是(k、 Qa和CL的波形，第二组是Fhf钟pn知Pn—的、她TK 梦二且FM"她rn.的、诚；^… cfa 1+芸屮.赵3 Pn.l力处承菊l时.O Q.O变化，满足QsaQJ3s。由Oil—010—110—100—101—001—Oil周期性变化规律，tL、 CL和Qsc 输出是方波，它们的相位差是12(T 。波形转换和输出电路的工作过程(L输出的方波接P9的栅极，控制P9的导通和截止，随 后控制晶体管Q,。的基流，Q』的集电极接并联谐振回路(L2C2)，调节该谐振回路的谐振频率， 使其与Q^输出的方波的基波频率接近，由于谐振回路的作用，滤去谐波成分，保留基波成分， 结果在Qs。的集电极产生近正弦形的输出cp。，输出cp。的峰一峰值是3V (—3V—OV)。 Vc=— 1.5V， Vcc=—3.0V,表明直流工作电压为1.5V,获得幅值为3.0V的近正弦形波的三相时钟的 输出。类似的方式得出在GL的集电极产生近正弦形的输出cp,;在Qs2的集电极产生近正弦 形波的输出cp2，它们的相位差是120。，它们的周期是c"的三倍。从图(23)的Pspice计算机模拟波形看出，第二组时钟卬2、 cp,和cp。的波形是近正弦 形的，它们的相位差是120。，它们的周期是cp4的三倍，满足预期要求。图(24)是图(22) 的功耗曲线，图的上半部是三相方波发生器的的功耗曲线图(24)的下半部是波形转换和 输出电路的功耗曲线。由图(24)曲线最右平坦部分看出，上半部所示的三相方波发生器的 有效功耗为9uW，下半部所示的波形转换和输出电路的有效功耗为860uW,也即近正弦形 的可控三相功率时钟发生器电路的有效功耗为869 u W。实施例6:近梯形波的可控三相功率时钟发生器电路。图(25)是近梯形波的三相功率时钟cp2、 c^和cp。发生器电路图，图的上半部是三相 方波发生器，包括6个NM0S管U、 n2 、 n3、 n4、 n5、 n6)和6个PMOS管(Pl、 p2 、 p3、 p4、 p5、 P6)，其电路和图(22)的上半部完全相同图的下半部是波形转换和输出电路，由3个 PMOS管(p7、 p8 、 p9)， 3个NMOS管(n7、 n8 、 n9)和3个并联谐振回路(L。C。、 L'C,、 L2 C2) 组成，将方波转换为近梯形波的功率时钟cp2、 cp,和cp。，并将近梯形波的三相时钟cp2、 cp, 和cp。输出到二级激励绝热CMOS时序电路。注L。 、 L,和L2较大，三相方波发生器中Vc= —1.5V， Vf—3.0V，高电平(1电平)近一1.5V，低电平(0电平)近一3.0V。三相方波发生器工作过程和上述图(22)上半部所示的三相方波发生器工作过程完全相 同，CL、 Qsb和Qs。输出是方波，它们的相位差是120。。波形转换和输出电路的工作过程Qs。输出的方波接ri9的栅极，控制ri9的导通和截止， n9的漏极接并联谐振回路(L2 C2)，调节L2使该谐振回路的谐振频率，使其低于CL输出的方 波的基波，谐振频率接近四分之一基波频率，另外，有1个PMOS管^的源极接ri9的漏极， P9的漏极和栅极接V^—1.5V,由于谐振回路的作用，在ri9的漏极产生近梯形波的输出cp。。 类似的方式得出在118的漏极产生近梯形波的输出cp1;在ti7的漏极产生近梯形波的输出cp2。 输出cp2、 cp,和cp。的峰—峰值是3V (—3V—0V),它们的相位差是120° ，它们的周期是cp4 的三倍。Vc=—1.5V， Vf—3.0V，表明直流工作电压为1.5V，获得幅值为3.0V的近梯形波 的三相时钟的输出。从图(26)所示的Pspice计算机模拟波形看出，第二组时钟叩2、 cp,和cp。的波形是近 梯形波的，它们的相位差是12(T ，它们的周期是叩4的三倍，满足预期要求。图(27)是图 (25)的功耗曲线，图的下半部是三相方波发生器的的功耗曲线；图(27)的上半部是波形 转换和输出电路的功耗曲线。由图(27)曲线最右平坦部分看出，上半部所示的波形转换和 输出电路的有效功耗为387 li W，下半部所示的三相方波发生器的有效功耗为9uW，也即近
梯形波的可控三相功率时钟发生器电路的有效功耗为396 ii W。将图(25)产生的近梯形波的输出cp2、 c^和cp。接到图(19)所示的二级激励的绝热 三十一进制计数电路的三个时钟端，进行Pspice计算机模拟，得出图(28)所示的计算机 模拟波形，图(28)最上第一组是Q4、 Q3、 Q2、 Q,和Q。的波形，由此看出，满足三十一进制 计数电路关系；第二组是Q化、Q:," Q2b、 Qu和Q。b (与Qo Q" Q2、 Q,和Q。的波形相同)，第三 组是Q化、Q:,y、 (k、 Q^和(k波形，满足Q3,(W32Q,， Q^Q"。， Q1a= Q3、 Q2a =Q2、 (k=Q。(注意 等式两边数值相等，但相差120° )，第四组是时钟cp2、 cp,和cp。的波形(近梯形波)，与预 期结果一致。图(29)是时钟cp。、 cp,和cp2功耗曲线，由曲线最右平坦部分看出，时钟cp。、 cp,和cp2输出到三i^一进制计数电路的有效功耗分别为11.5uW， 16.5yW和16.25yW,也 即三i"一进制计数电路有效功耗为11. 5+16. 5+16. 25=45 ix W。实施例7:一.在绝热时序电路中三相功率时钟是最好的选择。在绝热时序电路中绝热锁存器和绝热组合电路是用多个交变的功率时钟供电，设时钟脉 冲cp相对地的电压的绝对值AVe。是在0 (地)到VJ司变化，在cp脉冲作用下，不论是正脉 冲或负脉冲，必须经过'接收'、'存储'、'恢复，和'休止，四个阶段(对应于cp脉冲的 '前沿'、'持续期'、'后沿'和'休止期')。对波形非理想的交变的功率时钟cp也都必须 经过这四个阶段①'休止阶段，是指cp相对地的电压的绝对值AV。。接近0,即该级绝热电 路(包括相应MOS控制门)的工作电压接近O，因控制门输出电位接近O，前级接到控制门 输入的变化不会使控制门输出出现较大电位跳变，(如控制门是一个MOS管，则管的漏极和源极间电位V。s接近0，栅极电压W的改变不会引起控制管V。s电位跳变或跳变最小；而其它 阶段Vns不接近O， K的改变将可能引起V。s电位较大跳变，增加非绝热功耗)。休止时间记为t、。②'存储阶段'是指AV。p接近Vm，绝热电路(包括相应MOS控制门)处在正常工作电压下，所存储的信息稳定，而且可以对外产生稳定的输出，不受干扰的影响。存储时间记为t"③'接收阶段，是指AV。p由近0到近V,，也即AV。p由小到大的增加过程，绝热电路从 '休止'向'存储'过渡，过渡完成后绝热电路存储什么信息取决于控制门输入电压(控制 管栅极输入电压)。接收时间记为t。。④'恢复阶段，是指AV印由近V,到近O，也即AV。p由 大到小的下降过程，绝热电路从'存储'向'休止'过渡。恢复时间记为tr。时钟周期T4Jth+tr+ ts。设绝热记忆电路有多个时钟cp。、 cp,、 cp2…cpk作用，分别作用到O级绝热电路，l级 绝热电路，2级绝热电路…，k级绝热电路。0级绝热电路输出端接1级绝热电路控制门，1 级绝热电路输出端接2级绝热电路控制门，…，k级绝热电路输出端接O级绝热电路控制门。 任意级绝热电路在本级的'接收'、'存储'、'恢复，和'休止'四阶段即要满足绝热条件， 也要满足稳定性条件。绝热条件要求MOS管导通时源漏二极间的电压近O，无电位跳变或跳 变最小，以使MOS管功耗极小(近0);反之，若MOS管源漏二极间的电压不近O (或较大)， MOS管导通电阻将产生较大的非绝热功耗。l.绝热条件要求若本级绝热电路(如l级绝热电路)处在 <接收阶段'，则要求下级 绝热电路(如2级绝热电路)处在'休止阶段'。因为这时下级绝热电路的工作电压接近0 (相应MOS控制门工作电压接近O)，本级绝热电路在'接收阶段'输出端电压变化不会使 下级绝热电路控制门输出出现较大电位跳变(即无电位跳变或跳变最小，以使MOS管功耗极 小)。 2.稳定性条件要求若本级绝热电路(如1级绝热电路)处在'接收阶段'，则要求前 级绝热电路(如0级绝热电路)处在'存储阶段'。因为本级绝热电路控制门的输入来自前 级绝热电路输出，只有前级绝热电路所存储的信息稳定，而且可以对外产生稳定的输出，不 受干扰的影响，才能保证本级绝热电路可靠的接收信息。定理l.双时钟绝热记忆电路不满足绝热条件和稳定性条件要求。三时钟绝热记忆电路 是一个最好的选择。证设双时钟是cp。和CR, cp。接0级绝热电路，cp,接l级绝热电路。根据稳定性条件 要求若l级绝热电路处在'接收阶段'，则要求O级绝热电路处在 <存储阶段'。再根据绝 热条件要求若l级绝热电路处在'接收阶段'，则要求O级绝热电路处在'休止阶段'(因 为l级绝热电路的下级级绝热电路就是O级绝热电路)。对O级绝热电路'存储阶段'和(休 止阶段'是不相交的，l级绝热电路的'接收阶段'不可能即处在O级绝热电路的 <存储阶 段'，又处在O级绝热电路的'休止阶段'，所以不能同时满足绝热条件和稳定性条件的要求。 由此可见，双时钟绝热记忆电路不是一个好的选择；能同时满足绝热条件和稳定性条件的要 求的时钟数》3。三时钟绝热记忆电路是一个最好的选择，如图30就能同时满足绝热条件和 稳定性条件的要求。四时钟绝热记忆电路虽能同时满足绝热条件和稳定性条件的要求，但是 时钟数>3，相应绝热电路又多一级，不如三时钟绝热记忆电路。二.本发明中有效耗损功率P^计算和模拟测试。对于双极型电路和MOS电路，半导体 器件内存在非线性参数(器件电阻和电容值是电压或电流的函数)，拉氏变换，叠加原理和 戴维南原理已失效，整体电路耗损功率计算公式很难推出，既使推出，也存在很大的近似。 可根据普遍适用的能量守恒定律推出，能量守恒定律在任何情况下都成立，不受由非线性影 响。在无穷小时间间隔dt内由电源送到电路的微功率是V (t) I (t) dt， V (t)是电源输出端电压，I (t)是电源输出电流，而I (t) X)表示dt 内瞬时功率由电源送到电路，I (t) 〈0表示dt内瞬时功率由电路返回电源，由此推出有效 耗损功率P。 计算公式表达如下式(9)有广泛适用性，^f^必编程，直接用函数AVG ()测量。通常存在较大的起始功耗， 为使起始功耗影响接近O (或到达读数允许的误差范围内)，可取很大的t^T，曲线最右趋 于平坦，在平坦部分读数很方便。
权利要求
1. 一种提供绝热时序电路能源的可控三相功率时钟发生器，其组成包括三相方波发生器电路和波形转换与输出电路两部分，其特征是所述的三相方波发生器电路，由6个NMOS管(n1、n2、n3、n4、n5、n6)和6个PMOS管(p1、p2、p3、p4、p5、p6)组成，其中所述的NMOS管n1和所述的PMOS管p1，所述的NMOS管n2和所述的PMOS管p2，所述的NMOS管n3和所述的PMOS管p3各自组成三个CMOS反相器Am1、Am2和Am3，即每对管的栅极相接，作为反相器输入；每对管的漏极相接，作为反相器输出；所述的NMOS管n1、n2和n3的源极各自接3个控制管n4、n5和n6的漏极，所述的NMOS管n4、n5和n6的源极接VCC；管p1、p2和p3、的源极各自接3个控制管p4、p5和p6的漏极，所述的PMOS管p4、p5和p6的的源极接VC，VC＝—1.5V，VCC＝—3.0V；6个控制管的栅极都接方波cp4；将三个CMOS反相器Am1、Am2和Am3首尾相接即成为可控循环振荡器的形式，所述的CMOS反相器Am1、Am2和Am3的三个输出各自为Qsa、Qsb和Qsc，由Qsa、Qsb和Qsc输出三个相位差为120°的方波，方波周期是cp4周期三倍；所述的cp4来自石英晶体振荡器输出的方波，由所述的cp4控制可控三相功率时钟发生器的频率，所述的波形转换与输出电路3个PMOS管(p7、p8、p9)，3个NPN管(Qs2、Qs1、Qs0)，3个并联谐振回路(L0C0、L1C1、L2C2)和3个电阻(R0、R1、R2)组成；3个并联谐振回路(L0C0、L1C1、L2C2)的一端接VC，而L0C0、L1C1、L2C2的另一端各自接Qs2、Qs1和Qs0的集电极，Qs2、Qs1和Qs0的射极接VCC，它们的基极各自接p7、p8和p9的漏极，3个电阻(R0、R1、R2)的一端接VC，另一端各自接p7、p8和p9的源极，三相方波发生器的输出Qsa、Qsb和Qsc各自接p7、p8和p9的栅极，在3个NPN管的集电极Qs2、Qs1和Qs0输出近正弦形波的三相时钟cp2、cp1和cp0，波峰近0V，波谷近—3.0V，VC＝—1.5V，VCC＝—3.0V；表明直流工作电压为1.5V，获得峰—峰值为3.0V的近正弦形波的三相时钟的输出；所述的cp2、cp1和cp0输出到二级激励绝热CMOS时序电路。
2.根据权利要求1所述的供绝热时序电路能源的可控三相功率时钟发生器， 其特征是所述的波形转换与输出电路的3个并联谐振回路(L。 C。、 L d、 L2 C2) 中的3个自感元件(L。 、 L 、 L2 )可以分别改用3个互感元件(Mo 、 、 M2 ); 3个互感元件(Mo 、 M, 、 M2 )的初级自感分别是(L。 、 L 、 L2 )， 3个互感元件(Mo 、 M, 、 M2 )的次级自感分别是(L0p 、 Llp 、 L2p ); 3个初级自感(L0 、 L, 、 L2 )的连接不变，即有一端接Vc，另一端各自接ri7、 n8 、 ru的漏极；3 个次级自感(U 、 Llp 、 U )有一端接V"另一端各自输出近正弦形波的三相 时钟c/^ c/ ,和cp。，由ca、 cA和cp。输出到二级激励绝热CMOS时序电路。
3.根据权利要求1或2所述的提供绝热时序电路能源的可控三相功率时钟发 生器，其特征是所述的波形转换与输出电路由3个PM0S管(p7、 p8 、 p9), 3 个丽0S管(n7、 n8 、 n9)和3个并联谐振回路(L。 C。、 L d、 L2 C2)组成，3 个并联谐振回路(L。 C。、 L, d、 L2 C2)的一端接Vc，而L。 C。、 Ll d、 L2 G的另 一端各自接ri7、 n8 、 ri9的漏极和p7、 p8 、 pg的漏极，3个管p7、 p8 、 pg的栅 极和源极都接Vc，三相方波发生器的输出Q^、 Qsb和(^各自接n7、 n8 、 ru的 栅极；在ri7、 n8 、 ri9的漏极各自输出近梯形波的三相时钟cp2、 cp,和cp。，波 顶近0V,波底近一3.0V, VC=—1.5V, Vcc=—3.0V,表明直流工作电压为1. 5V， 获得幅值为3. 0V的近梯形波的三相时钟的输出，cp2、 cpt和cp。输出到二级激励绝热ciios时序电路。
全文摘要
提供绝热时序电路能源的可控三相功率时钟发生器，本发明组成包括三相方波发生器电路和波形转换与输出电路两部分，已有绝热同步时序电路的研究仍有部分地方仿效着直流源的传统同步时序电路实现方式先设计时钟边沿触发的触发器，如D触发器，T触发器，JK触发器等；然后化简各时钟边沿触发的触发器激励函数，求出简化的D表达式，简化的T表达式，简化的J表达式，简化的K表达式等，由此实现绝热同步时序电路。组合电路满足t时刻的稳定输出仅仅依赖于t时刻的输入，而与t时刻以前的输入状态无关。本发明主要用于低功耗超大规模数字集成电路，在电池供电的各类便携式计算机及其通信设备等民用和军用领域应用前景广阔。
文档编号H03K3/00GK101394164SQ200810137550
公开日2009年3月25日 申请日期2008年11月18日 优先权日2008年11月18日
发明者莹 刘, 倩 方, 方振贤 申请人:黑龙江大学;方 倩;刘 莹