专利名称：D类放大器电路的制作方法
技术领域：
本发明涉及D类放大器电路，并且更具体地，涉及一种能够在输 入小信号时实现失真和功率损耗减少的D类放大器电路。
背景技术：
D类放大器电路将输入信号转换为恒定幅度的脉宽调制信号，并 放大脉宽调制信号的功率。D类放大器电路用于放大音频信号的功率。 由于D类放大器电路基于二元值工作，所以能够很大程度地减少晶体 管的损耗，因此能够有利地实现高效率。
这种D类放大器包括用于对输入信号进行积分的积分电路，用于 比较积分电路的输出信号与预定的三角波信号的比较电路，以及用于 放大比较电路的输出信号从而作为脉冲信号输出的脉宽放大器。脉宽 放大器的输出信号被反馈至积分电路的输入侧。脉宽放大器的输出信 号通过由线圈和电容器配置的低通滤波器，从而获取模拟信号用于驱 动诸如扬声器的负载。近年来，已经实现了其中除去低通滤波器的无 滤波器D类放大器电路。
如JP-A-2006-42296中所述，为了在输入信号中不包含信号分量 时，g卩，当无输入信号时，避免功率损耗，D类放大器电路采用差分 输入系统和延迟电路，从而在无输入信号时将输出脉冲的占空比设置 为几个百分比。图4示出了该D类放大器电路200的方框图。为了方 便起见，该图仅示出了放大器的主要部分，省略了反馈电路和积分电 路等。D类放大器电路200分别利用比较器12a、 12b将到正输入端的 输入信号Vi+和到负输入端的输入信号^+-与来自三角波发生电路20 的三角波输出比较，从而对输入信号进行脉宽调制。
如图5所示，当无输入信号时，比较器12a的输出信号A和比较 器12b的输出信号B中每一个都为具有50%占空比的脉冲信号。当利 用由反相器13a、 13b和NAND电路14a、 14b配置的电路来使得这些 脉冲信号经过逻辑操作时，经由输出级电路40输出的正输出端的输出 信号OutP和负输出端的输出信号OutM中的每一个都不包含任何输出 脉冲。因此，可以减少无输入信号时的功率损耗。然而，通常，由于 比较器12的精确度等原因而导致在输入交叉处附近出现静区，因而在 无输入信号或输入小信号时，脉冲信号输出消失或出现失真。因此，D 类放大器电路200采用具有延迟量W的延迟电路30，从而产生信号 Bd。因此，如图5所示，由于具有脉宽W的脉冲信号在无输入信号时 作为输出信号OutP、 OutM中的每一个被输出，所以在小输入信号时可 以精确地反映调制宽度并能够减少失真。
如上所述，可以通过在无输入信号时输出具有宽度W的脉冲来减 少小输入信号时的失真。然而，由于当输出脉冲的脉宽W很大时，电 流流入诸如扬声器的负载，从而出现功率损耗，并且不能忽视该功率 损耗产生的热量。因此，优选地，要求输出脉冲的脉宽W尽可能小。
尽管经由输出级电路40将输出脉冲输出至负载(未示出)，但通 常由按照多级方式连接的缓冲器来配置输出级电路40。在此情况下， 为了正确地发送输出脉冲，要求特定缓冲器的输出脉冲超过下一级缓 冲器的阈值电压。
然而，如果由于缓冲器的输入容量而钝化了输出脉冲的波形，就 无法充分地向下一级缓冲器发送脉冲，就会产生没有输出脉冲出现的 情况。当输出脉冲消失时，在小输入信号时产生失真。另一方面，如 果将延迟电路30的延迟量W设置为很大，则当输出级电路40的延迟 量由于诸如电源或温度的条件而变小时，无输入信号时的脉宽W变大。 因此，会出现诸如扬声器的负载上的功率损耗变大以及由该负载产生
的热量增加的问题。
发明内容
鉴于上述问题，本发明意在实现D类放大器中输入小信号时的失 真和功率损耗减少。
为了解决上述问题，本发明提供了以下装置。
(1) 一种D类放大器电路，包括-
脉宽调制器，对输入信号进行脉宽调制以分别产生第一和第二信
号；
脉冲发生器，基于所述第一和第二信号产生要输出到外部的第一
和第二输出脉冲信号；以及
调节器，基于所述第一和第二输出脉冲信号或所述脉冲发生器中 的预定节点的信号，调节所述第一和第二输出脉冲信号的脉宽，以便 在所述输入信号不包含信号分量的情况下分别具有预定的宽度。
(2) 根据(1)所述的D类放大器电路，其中所述脉冲发生器包
括
延迟单元，延迟所述第二信号以产生延迟后的第二信号，并能控
制所述第二信号的延迟时间；
脉冲信号发生器，输入所述第一信号和延迟后的第二信号以产生 所述第一和第二脉冲信号；以及
缓冲器单元，分别放大所述第一和第二脉冲信号的功率以产生所 述第一和第二输出脉冲信号，并将所述第一和第二输出脉冲信号输出 到外部，并且
所述调节器包括
脉冲检测器，检测所述第一和第二输出脉冲信号中或所述缓冲器
单元的预定节点的信号中是否存在脉冲；以及
延迟时间控制器，根据是否存在所述脉冲的检测结果来控制所述
延迟单元的延迟时间。
(3) 根据(2)所述的D类放大器电路，其中所述延迟时间控制
器控制所述延迟单元的延迟时间，以使得所述延迟时间在未检测到脉 冲时较长，并控制所述延迟单元的延迟时间以使得所述延迟时间在检 测到脉冲时较短。
(4) 根据(2)所述的D类放大器电路，其中所述脉冲检测器检 测具有第一周期的脉冲的不存在状态，并检测具有比所述第一周期长 的第二周期的脉冲的存在状态。
(5) 根据(4)所述的D类放大器电路，其中所述第一和第二周 期在可听见频率范围之外。
(6) 根据(1)所述的D类放大器电路，其中所述脉冲发生器包 括以多级方式耦合的反相缓冲器，并且所述脉冲发生器的预定节点为 相邻反相缓冲器之间的节点。
根据本发明，由于根据第一输出脉冲信号和第二输出脉冲信号或
脉冲发生器中预定节点的信号来调节第一输出脉冲信号和第二输出脉
冲信号的脉宽，所以能够避免出现根本不存在输出脉冲的状态，并将
脉宽设置成必需且充分小的值。因此，可以实现小输入信号时的失真 和功率损耗减少。
根据本发明，由于监测第一输出脉冲信号和第二输出脉冲信号或 缓冲器单元中预定节点的信号，所以能够直接或间接地检测在第一输 出脉冲信号和第二输出脉冲信号中是否存在脉冲。此外，由于根据是 否存在脉冲来调节延迟时间，所以能够实现小输入信号时的失真与功 率损耗减少。
根据本发明，延迟时间控制器控制延迟单元的延迟时间以使得该 延迟时间在未检测到脉冲时较长，并控制延迟单元的延迟时间以使得 该延迟时间在检测到脉冲时较短。在此情况下，由于在未检测到脉冲 时将延迟单元的延迟时间设置为较长，脉冲会出现，所以能够在小输
入信号时减少失真。此外，由于在检测到脉冲时将延迟单元的延迟时 间设置为较短，脉宽会变小，所以能够减少功率损耗。
根据本发明，脉冲检测器检测具有第一周期的脉冲的不存在状态， 并检测具有比所述第一周期长的第二周期的脉冲的存在状态。在此情 况下，由于在检测脉冲的存在状态之前检测脉冲的不存在状态，所以 能够尽可能早地检测到脉冲的消失，从而确保在小输入信号时减少失 真。此外，第一周期和第二周期中的每一个都设置为在可听见频率范 围之外，从而能够防止由于脉宽切换而产生的噪音。
图1是表示根据实施方式的D类放大器电路100的结构的方框图。
图2是表示延迟量可变电路和加/减计数器的结构的示例的方框图。
图3是表示脉冲监测电路的结构的示例的方框图。 图4是表示利用延迟电路的现有技术中的D类放大器电路的结构 的方框图。
图5是表示无输入信号和小输入信号时输出脉冲的示意图。
具体实施例方式
将参照附图来说明根据本发明的实施方式。图1是表示根据实施 方式的D类放大器电路100的结构的方框图。在该图中，与图4中那 些元件相同的元件由相同的符号指定。如该图所示，D类放大器电路 IOO包括正输入端、负输入端、正输出端和负输出端。将输入信号Vin+ 提供给正输入端，并且将输入信号Vin-提供给负输入端。从正输出端 输出脉宽调制信号OutP，从负输出端输出脉宽调制信号OutM。也就是，
以差分输入形式施加输入信号Vin。脉宽调制信号OutP和OutM耦合 到诸如未示出的扬声器的负载。因此，诸如扬声器的负载通过OutP和 OutM的差分信号工作。在该实施方式中，尽管将放大器电路配置为不 经由低通滤波器耦合到负载的无滤波器型D类放大器电路，但是可以 将放大器电路配置成经由低通滤波器耦合到负载的常规型D类放大器 电路。
D类放大器电路100包括由电阻器Rl至R6、电容器Cl至C4、 运算放大器11、比较器12a、 12b和三角波发生电路20配置的PWM 信号发生部分X1，由反相器13a、 13b和NAND电路14a、 14b配置的 逻辑电路部分X2,以及由输出级电路40、延迟量可变电路50、脉冲 监测电路60和加/减计数器70配置的调节部分X3。
在PWM信号发生部分X1，经由电阻器R1为运算放大器11的正 输入端提供输入信号Vin+，还经由电阻器R3为运算放大器11的正输 入端提供反馈信号。经由电阻器R2为运算放大器11的负输入端提供 输入信号Vin-，还经由电阻器R4为运算放大器11的负输入端提供反 馈信号。分别在运算放大器11的正输出端与负输入端以及在该运算放 大器的负输出端与正输出端之间提供T型二级差分电路。由电容器C1、 C3和电阻器R5配置在运算放大器11的负输出端与正输入端之间的差 分电路，其中电阻器R5设置在这些电容器之间的连接点和地之间。由 电容器C2、 C4和电阻器R6配置在运算放大器11的正输出端与负输 入端之间的差分电路，其中电阻器R6设置在这些电容器之间的连接点 和地之间。由于每一个差分放大器都在运算放大器11的反馈环路中提 供，所以包括放大器和差分电路的运算放大器充当积分电路，其组合 输入信号Vin和反馈信号，然后将组合后的信号经过二级差分，并输 出积分信号。
三角波发生电路20产生具有恒定幅度的三角波信号。将该三角波 信号的频率设置为高于输入信号Vin的频率。在该实施方式中，输入
信号Vin的最大频率为20KHz，而三角波信号的频率为200KHz。考虑 到减少不必要的电磁辐射，可以扩展三角波信号的频谱。基于三角波 信号和积分信号，PWM信号发生部分产生脉宽调制信号A和脉宽调制 信号B。当积分信号的电平超过三角波信号的电平时，比较器12a、 12b 中的每一个都输出高电平，而当积分信号的电平变为低于三角波信号 的电平时，输出低电平。
延迟量可变电路50延迟输出信号B以产生输出Bd。延迟量可变 电路50可以根据来自加/减计数器70的控制信号CTL来改变延迟量。 图2是表示延迟量可变电路50和加/减计数器70的结构的示例的方框 图。加/减计数器70是对未示出的时钟信号进行计数的计数器，该计数 器在激活加信号时增加计数值，而在激活减信号时减少计数值。加/减 计数器70向延迟量可变电路50输出表示该计数值的n比特控制信号 CTL (n为等于或大于2的自然数)。
延迟量可变电路50包括由晶体管Trpl至TrP4和晶体管TrNl至 TrN3配置的反相器InvlO、电容器Cll、反相器Invll、恒流电路51 和选择电路52。反相器InvlO对电容器Cll进行充电和放电，然后根 据流经该晶体管TrPl的电流来确定用于该电容器的驱动信号的幅值。 当驱动电流变大时，由于电容器Cll的充电/放电时间周期变短，所以 延迟量可变电路50的延迟时间变短。相反，当驱动电流变小时，由于 电容器Cll的充电/放电时间周期变长，所以延迟量可变电路50的延迟 时间变长。
恒流电路51和选择电路52具有调节流入晶体管TrPl的电流量的 功能。恒流电路51包括n个恒流源51-l、 51-2、 ...51-n，而选择电路 52包括n个开关SW1、 SW2、 ...SWn。 n个开关SW1至SWn的开/ 关状态分别由n比特控制信号CTL中各自的比特控制。在该实施方式 中，随着恒流源51-l至51-n的后缀变大，将该恒流源51-l至51-n的 电流量设置为较大。控制信号CTL以这样一种方式控制开关SW1至
SWn，即，当加/减计数器70的计数值较大时，从恒流源51-1至51-n 中选择输出较小电流值的恒流源，当加/减计数器70的计数值较小时， 从恒流源51-1至51-n中选择输出较大电流值的恒流源。
延迟量可变电路50的结构仅示出了一个示例，本发明可以采用具 有各种结构的延迟量可变电路，只要可以根据加/减计数器70的计数值 改变延迟量。
回到图l进行说明。逻辑电路部分X2输入输出信号A和输出信 号Bd，其中由延迟量可变电路50通过延迟输出信号B来获得输出信 号Bd，该逻辑电路部分X2输出通过使输出信号A的反相信号和输出 信号Bd经过NAND逻辑操作来获得的NAND信号，而且该逻辑电路 部分X2还输出通过使输出信号A和输出信号Bd的反相信号经过 NAND逻辑操作来获得的NAND信号。通过这些NAND信号之间的差 分驱动诸如扬声器的外部负载。以多级方式耦合反相缓冲器来配置输 出级电路40。
脉冲监测电路60检测是否存在从输出级电路40输出的输出脉冲， 并根据检测结果向加/减计数器70输出加信号或减信号。具体而言，当 检测到输出脉冲时，脉冲监测电路输出减信号，而当未检测到输出脉 冲时，脉冲监测电路输出加信号。即，在该实施方式中，当检测到输 出脉冲时，使延迟量变小以使输出脉宽变窄，而当未检测到输出脉冲 时，使延迟量变大以呈现输出脉宽。
可选地，脉冲监测电路60可以监测输出级电路40的相邻缓冲器 之间节点的信号，以检测输出脉冲是否存在。
图3是表示脉冲监测电路60的结构的示例的方框图。通过产生加 信号的加信号发生部分60a和产生减信号的减信号发生部分60b来配置 脉冲监测电路60。在该实施方式中，将输入到输出级电路40的多级缓
冲器的最后一级的反相器中的脉冲pP、 pM输出到加信号发生部分60a 的AND电路61。
因此，当脉冲pP、 pM中的至少一个变为低电平时，其中脉冲pp、 pM分别为输出脉冲OutP、 OutM的反相信号，AND电路61输出低电 平的复位信号。复位信号被提供到D触发器FF1、 FF2的复位端。D触 发器FF1、 FF2中的每一个都在其复位端电压变为低电平时强制地将其 输出信号的逻辑电平设置为低电平。从而，当输出脉冲OutP、 OutM中 的每一个都是低电平，并且因此在时钟信号Ckl的两个周期内都不存 在脉冲时，加信号变为高电平。
反相器62反相加信号，并将该反相的加信号提供给D触发器FF3、 FF4的复位端。D触发器FF3、 FF4中的每一个都在其复位端电压变为 低电平时强制地将其输出信号的逻辑电平设置成低电平。因此，当输 出脉冲OutP、 OutM交替呈现高电平脉冲时，g卩，当加信号在时钟信号 Ck2的两个周期内根本未变为高电平时，减信号变为高电平。
在此情况下，时钟信号Ckl的频率被设置为充分大于时钟信号Ck2 的频率。例如，将时钟信号Ckl的频率设置为100KHz，而将时钟信号 Ck2的频率设置为1Hz。这些时钟信号中的每一个的频率都在可听见频 率范围之外(20Hz到20KHz)。将时钟信号Ckl的频率设置为20KHz 或更多，而将时钟信号Ck2的频率设置为20Hz或更少的原因如下。即， 当加信号或减信号变为高电平时，改变输出脉冲OutP、 OutM的脉宽或 产生输出脉冲OutP、 OutM。结果，当加信号或减信号的切换在可听见 频率范围内时，产生噪声。因此，将时钟信号Ckl和时钟信号Ck2中 的每一个的频率都设置为在可听见频率范围之外。
此外，由于将时钟信号Ckl的频率设置为远大于时钟信号Ck2的 频率，所以在输出脉冲OutP、 OutM消失时立即输出加信号，而在输出 脉冲OutP、 OutM出现时相对缓慢地输出减信号。因此，可以使输出脉
冲OutP、 OutM消失的时间周期尽可能小，以便能抑制小输入信号时产
生的失真。此外，当检测到输出脉冲时，由于控制延迟量使其变小， 即，控制输出脉宽使其变短，所以可以将输出脉宽保持在近似最小值。 因此，可以实现小输入信号时的失真减少和较低损耗。
根据上述结构，通过实施方式来执行以下操作。即，脉冲监测电
路60检测是否存在从输出级电路40输出的输出脉冲OutP、 OutM。当 不存在输出脉冲OutP、 OutM时，脉冲监测电路60向加/减计数器70 输出加信号，当存在输出脉冲OutP、 OutM时，脉冲监测电路60向加/ 减计数器70输出减信号。加/减计数器70根据加信号和减信号对该值 进行计数，并在计数值大时，即，在输出脉冲OutP、 OutM消失时，输 出用于增加延迟量可变电路50的延迟量的信号。在此情况下，由于输 出脉冲OutP、OutM都不存在的时间周期变长，则将延迟量设置为较大。 相反，当计数值为小时，艮卩，当输出脉冲OutP、 OutM存在时，计数器 输出用于减少延迟量可变电路50的延迟量的信号。在此情况下，由于 存在输出脉冲OutP、 OutM的时间周期变长，则将延迟量设置为较小。
当延迟量可变电路50的延迟量变大时，由于输出脉宽变大，所以 呈现输出脉冲OutP、 OutM。相反，当延迟量可变电路50的延迟量变 小时，输出脉宽变小。在该实施方式中，由于连续地执行这种控制， 所以也能防止无信号输入时出现输出脉冲根本不存在的状态。因此， 可以减少小输入信号时的失真。此外，由于脉宽被设置为必需且充分 的最小值，所以能够实现功率损耗的降低。
权利要求
1. 一种D类放大器电路，包括脉宽调制器，对输入信号进行脉宽调制，以分别产生第一和第二信号；脉冲发生器，基于所述第一和第二信号产生要输出到外部的第一和第二输出脉冲信号；以及调节器，基于所述第一和第二输出脉冲信号或所述脉冲发生器的预定节点的信号，调节所述第一和第二输出脉冲信号的脉宽，以便在所述输入信号不具有信号分量的状态下分别具有预定的宽度。
2. 根据权利要求1所述的D类放大器电路，其中 所述脉冲发生器包括延迟单元，延迟所述第二信号以产生延迟后的第二信号，并能控制所述第二信号的延迟时间；脉冲信号发生器，输入所述第一信号和延迟后的第二信号以产生第一和第二脉冲信号；以及缓冲器单元，放大所述第一和第二脉冲信号的功率以分别产生所 述第一和第二输出脉冲信号，并将所述第一和第二输出脉冲信号输出 到外部，并且所述调节器包括脉冲检测器，检测在所述第一和第二输出脉冲信号中或在所述缓冲器单元的预定节点的信号中是否存在脉冲；以及延迟时间控制器，根据是否存在所述脉冲的检测结果来控制所述 延迟单元的延迟时间。
3. 根据权利要求2所述的D类放大器电路，其中 所述延迟时间控制器控制所述延迟单元的延迟时间以使得所述延迟时间在未检测到脉冲时较长，并控制所述延迟单元的延迟时间使得 所述延迟时间在检测到脉冲时较短。
4. 根据权利要求2所述的D类放大器电路，其中 所述脉冲检测器检测具有第一周期的脉冲的不存在状态，并检测具有比所述第一周期长的第二周期的脉冲的存在状态。
5. 根据权利要求4所述的D类放大器电路，其中 所述第一和第二周期在可听见频率范围之外。
6. 根据权利要求1所述的D类放大器电路，其中 所述脉冲发生器包括以多级方式耦合的反相缓冲器，并且所述脉冲发生器的预定节点为在相邻反相缓冲器之间的节点。
全文摘要
本公开提供一种D类放大器电路，其中脉冲监测电路检测是否存在从输出级电路输出的输出脉冲。当根本不存在所述输出脉冲时，所述脉冲监测电路向加/减计数器输出加信号，当存在所述输出脉冲时，所述脉冲监测电路向加/减计数器输出减信号。当计数值为大时，即，当所述输出脉冲消失时，所述加/减计数器输出用于增加延迟量可变电路的延迟量的信号。相反，当计数值为小时，即，当所述输出脉冲存在时，所述计数器输出用于减少所述延迟量可变电路的延迟量的信号。
文档编号H03F3/217GK101394153SQ20081013580
公开日2009年3月25日 申请日期2008年7月14日 优先权日2007年7月13日
发明者川和博贤, 田中泰臣, 辻信昭 申请人:雅马哈株式会社