专利名称：针对闪速a/d转换器的时域插值方案的制作方法
技术领域：
本发明涉及模数转换电路。更具体地，本发明涉及闪速模数转换电路。
背景技术：
闪速架构是模数转换器(ADC)的一种普遍使用的形式。闪速ADC可以以单机形式 使用，这通常用在高速应用中。更为常见地，闪速ADC用作其他ADC(如，流水线ADC、折叠插 值ADC、子区型ADC以及多比特Δ-Σ调制器)的一部分。图1的电路100示出了传统的单机闪速ADC。电路100包括两个电压源、三个电 阻器、三个电压比较器以及编码器。在操作中，参考源102可以向电路100提供固定的参考 电压。参考源102的输出耦合至电阻器110的第一端，电阻器110的第二端耦合至电阻器 112的第一端，电阻器112的第二端耦合至电阻器114的第一端，电阻器114的第二端耦合 至接地端106。在这种配置下，电阻器110至114形成了分压器，在每个电阻器对的第二端 和第一端之间可以存在电平处于参考源102电压与接地端106电压之间的固定电压。电阻 器110与112之间的电压低于参考源102电压，电阻器112与114之间的电压低于电阻器 110与112之间的电压。第一电压比较器120、第二电压比较器130和第三电压比较器140各自都具有参考 输入、信号输入和输出。每个电压比较器的参考输入和信号输入可以接收模拟电压信号，然 后在操作中这些模拟电压信号由电压比较器120、130和140来进行比较。如果参考输入电 压高于信号输入电压，则电压比较器输出将被设置为逻辑低。相反，如果参考输入电压低于 信号输入电压，电压比较器输出将被设置为逻辑高。第一电压比较器120的参考输入耦合至参考源102和电阻器110的第一端，第二 电压比较器130的参考输入耦合至电阻器110的第二端和电阻器112的第一端，第三电压 比较器140的参考输入耦合至电阻器112的第二端和电阻器114的第一端。在这种配置下， 电压比较器120、130和140的参考输入各自从分压器接收不同的电压。信号源104的输出 耦合至第一电压比较器120的信号输入、第二电压比较器130的信号输入、以及第三电压比 较器140的信号输入。在这种配置下，电压比较器120、130和140的信号输入各自从信号 源104的输出接收相同的电压。在操作中，信号源104可以向电路100提供模拟电压，以转换成数字(S卩，逻辑电 平)电压。信号源104出的电压可能高于或低于电压比较器120至140的参考输入接收到 的电压。例如，第一电压比较器120的参考输入接收参考源102电压。如果参考源102电 压高于第一电压比较器120的信号输入接收到的信号源104电压，则第一电压比较器120 输出将被设置为逻辑低。第二电压比较器130和第三电压比较器140将执行类似的比较。由于由电阻器110至114构成的分压器结构，所以第二电压比较器130的参考输 入接收到的电压低于第一电压比较器120的参考输入接收到的电压，第三电压比较器140 的参考输入接收到的电压低于第二电压比较器130的参考输入接收到的电压。因此，如果 信号源104电压足够高以至于使第一电压比较器120输出逻辑高，则电压比较器130和140也输出逻辑高。类似地，如果信号源104电压不够高以至于不能使第一电压比较器120输 出逻辑高，但是足以使第二电压比较器130输出逻辑高，则第三电压比较器140的输出也将 是逻辑高。模数转换的结果由设置为逻辑高的电压比较器输出的基数(cardinality)来表 示。例如，如果在操作中信号源104电压超过参考源102电压，则每个电压比较器输出将被 设置为逻辑高，这是因为每个电压比较器的信号输入接收到的电压超过每个电压比较器的 参考输入接收到的电压。因此，在电路100中，设置为逻辑高的电压比较器输出的基数是三 (3)。然而，如果信号源104电压降低到参考源102电压以下，但仍然保持在电阻器110的 第二端与电阻器112的第一端之间的电压以上，则第一电压比较器120输出将被设置为逻 辑低，同时其余电压比较器130和140输出仍是逻辑高。以这种方式，随着信号源104电压 的下降，设置为逻辑高的电压比较器输出的基数以及从而模数转换的结果从3下降到2。在 电路100中，该基数输出(即，base-Ι输出，或“温度计码”)可以被编码器150转换成例如 二进制数(即，base-2输出)。闪速ADC电路100的一个明显缺陷是由于其base-Ι电压比较器输出而引起的， 即，为了能够解析N个二进制数位，闪速ADC电路100必须由2~N-1个电压比较器构成。例 如，可以在编码器150的输出上在2个二进制数位之间进行解析的电路100由三(3)个电 压比较器构成。随着闪速ADC电路100的二进制分辨率提高，所需电压比较器数目的指数 增长变得极为昂贵。例如，可以在八(8)个二进制数位之间解析的闪速ADC将需要255个 电压比较器。电压比较器数目的这种指数增长直接导致电路管芯尺寸的指数增长、电路功 耗的指数提高、以及由于电容性负载增大导致驱动参考源和信号源的难度增大。已设计了多种传统的解决方案以试图解决电路尺寸、功率和电容性负载增大的问 题。例如，图2的电路200示出了一种这样的解决方案。在电路200中，参考源202、信号源 204、接地端206以及由电阻器210至214构成的分压器在功能上类似于电路100中的相应 部件，电压比较器220至240和编码器250也是如此。然而，分压器耦合至中间插值器级， 而不是直接耦合至电压比较器220至240，所述中间插值器级例如可以由与电阻器280至 296的插值网络相连接的放大器260至270的阵列构成。插值器级减小了参考源202和信 号源204上的电容性负载，这是因为三个放大器260至270比六个接续的电压比较器更易 于驱动。虽然电路200比纯闪速ADC更易于驱动，并且使得可以在不牺牲精度的情况下使 用更小的电压比较器，但是电路200的插值器级也显著减小了总转换速度和带宽。另一传统的解决方案，即子区型ADC，以显著提高转换时间为代价，减小了电容性 负载和电路尺寸。子区型ADC典型地包括两个闪速ADC并且分两级来执行模数转换。首先， 粗略级确定信号输入电压所处的电压子区，然后另一精细级确定信号输入电压处于子区中 的何处。因此，在具有N个二进制输出位的子区型ADC中，第一级可以计算前一半最高有效 位，第二级可以计算后一半最低有效位。由于转换分两级完成，所以所使用的电压比较器的 数目可以从2~N-1 (在闪速ADC例如电路100的情况下)减小到2*(2~ (N/2)-l)。例如，被 设计为计算8位二进制输出的纯闪速ADC将需要255个电压比较器，而被设计为计算同样 结果的子区型ADC将仅需要30个电压比较器。尽管由此带来的电路尺寸减小是有利的，然 而将转换过程分成两个步骤所需的时间使得子区型ADC根本不适于高速应用。
发明内容
因此，本领域非常需要模数转换电路可以提供速度和精度并且还减小电路尺寸、 降低功率和成本。在此，提供了针对闪速模数转换器的时域插值方案的方法和电路，实质上如结合 至少一幅附图所示出和/或描述的那样，如权利要求中更全面阐述的那样。
通过查阅以下详细描述和附图，本发明的特征和优点对于本领域技术人员来说将 变得更为清楚，其中图1示出了用于闪速模数转换的传统电路；图2示出了用于插值模数转换的传统电路；图3示出了根据本发明一个实施例的用于闪速模数转换的电路；图4示出了根据本发明一个实施例的在图3的闪速模数转换电路中使用的到达时 间比较电路；图5示出了根据本发明一个实施例的图示图3的闪速模数转换电路的电压比较器 输入和输出信号的波形图；以及图6示出了根据本发明另一实施例的用于闪速模数转换的电路。
具体实施例方式尽管针对特定实施例描述了本发明，然而显然本发明的原理不仅仅可以应用于这 里具体描述的本发明实施例。此外，在本发明的描述中，省略了特定细节以避免混淆本发明 的发明方面。所省略的细节是本领域普通技术人员已知的。本申请的附图即其附带的详细 描述仅仅针对本发明的示例实施例。为了保持简明，在本申请中没有具体描述而且在附图 中也没有具体示出使用本发明原理的本发明其他实施例。图3示出了根据本发明一个实施例的用于执行模数转换的电路300的图。在操作 中，参考源302可以向电路300提供固定的参考电压。参考源302的输出耦合至电阻器310 的第一端，电阻器310的第二端耦合至电阻器312的第一端，电阻器312的第二端耦合至电 阻器314的第一端，电阻器314的第二端耦合至接地端306。在这种配置下，电阻器310至 314形成分压器，在每个电阻器对的第二端与第一端之间可以存在电平处于参考源302电 压与接地端306电压之间的固定电压。电阻器310与312之间的电压低于参考源302电压， 电阻器312与314之间的电压低于电阻器310与312之间的电压。第一电压比较器320、第二电压比较器330和第三电压比较器340各自都具有参考 输入、信号输入、正输出和负输出。每个电压比较器的参考输入和信号输入可以接收模拟电 压信号，然后在操作中这些模拟电压信号由电压比较器进行比较。如果参考输入电压高于 信号输入电压，则正输出将被设置为逻辑低，而负输出将被设置为逻辑高。相反，如果参考 输入电压低于信号输入电压，则正输出将被设置为逻辑高，而负输出将被设置为逻辑低。在 本实施例中，电压比较器可以基于再生锁存器、后面跟着再生锁存器的前置放大器、级联 再生锁存器对、或其他合适的电压比较器电路。第一电压比较器320的参考输入耦合至参考源302和电阻器310的第一端，第二电压比较器330的参考输入耦合至电阻器310的第二端和电阻器312的第一端，第三电压 比较器340的参考输入耦合至电阻器312的第二端和电阻器314的第一端。在这种配置下， 电压比较器320至340的参考输入各自从分压器接收不同的电压。信号源304的输出耦合 至第一电压比较器320的信号输入、第二电压比较器330的信号输入、以及第三电压比较器 340的信号输入。在这种配置下，电压比较器320至340的信号输入各自从信号源304的输 出接收相同的电压。在本实施例中，第一电压比较器320、第二电压比较器330和第三电压 比较器340的正输出各自都耦合至编码器350输入。第一到达时间比较器360和第二到达时间比较器370各自都具有正输入、负输入 和到达时间比较器输出。在操作中，每个到达时间比较器的正输入和负输入可以接收逻辑 信号，可以基于到达时间来比较这些逻辑信号。如果正输入逻辑信号在负输入逻辑信号之 前到达，则到达时间比较器输出将被设置为逻辑高。相反，如果正输入逻辑信号在负输入逻 辑信号之后到达，则到达时间比较器输出将被设置为逻辑低。在本实施例中，可以利用再生 锁存器(如图4所示的再生锁存器)来实现到达时间比较器。电路400包括如图4所示连 接的多个晶体管，这些晶体管如本领域普通技术人员所理解的那样工作。输入462和输入 464对应于电路300的负输入362和正输入364，而输出466对应于电路300的第一到达时 间比较器输出366。第一到达时间比较器360的负输入362耦合至第一电压比较器320的负输出，而 第一到达时间比较器360的正输入364耦合至第二电压比较器330的正输出。第二到达时 间比较器370的负输入372耦合至第二电压比较器330的负输出，而第二到达时间比较器 370的正输入374耦合至第三电压比较器340的正输出。在本实施例中，第一到达时间比较 器360的到达时间比较器输出366和第二到达时间比较器370的到达时间比较器输出376 各自都耦合至编码器350输入。在操作中，信号源304可以向电路300提供模拟电压以转换成数字(即，逻辑电 平)电压。信号源304输出的电压可以高于或低于电压比较器320至340的参考输入接收 到的电压。例如，第一电压比较器320的参考输入接收参考源302电压。如果参考源302 电压高于第一电压比较器320的信号输入接收到的信号源304电压，则第一电压比较器320 正输出将被设置为逻辑低，且第一电压比较器320负输出将被设置为逻辑高。第二电压比 较器330和第三电压比较器340将执行类似的比较。由于由电阻器310至314构成的分压器结构，所以第二电压比较器330的参考输 入接收到的电压低于第一电压比较器320的参考输入接收到的电压，第三电压比较器340 的参考输入接收到的电压低于第二电压比较器330的参考输入接收到的电压。因此，如果 信号源304电压足够高以至于使第一电压比较器320的正输出是逻辑高，则电压比较器330 和340的正输出也是逻辑高。类似地，如果信号源304电压不够高以至于不能使第一电压 比较器320的正输出是逻辑高，但是足以使第二电压比较器330的正输出是逻辑高，则第三 电压比较器340的正输出也将是逻辑高。在本实施例中，电压比较器320至340的正输出和负输出可以是时钟控制 (clocked)输出。为了具有时钟控制输出，每个电压比较器可以具有时钟信号输入，并且每 个电压比较器可以被配置为仅在接收到的每个时钟周期的特定时刻期间(例如，在时钟信 号的上升沿)改变输出。例如，如果第一电压比较器320接收时钟信号输入以及参考输入和信号输入，则信号源304输出模拟电压的变化将相继在时钟信号周期的每个适当时刻期 间反映在第一电压比较器320正和负输出上。应注意，在本发明的一个实施例(未示出) 中，每个电压比较器320至340可以仅具有一个输出，如负输出或正输出。例如，第一电压 比较器320可以仅具有正输出，第二电压比较器330可以仅具有负输出。图5示出了在本实施例中在操作期间与电路300中的两个相邻电压比较器的输 入和输出相对应的若干波形。例如，信号REF(1)500对应于分压器所提供的第一电压比较 器320的参考输入，信号REF(2) 510表示分压器所提供的第二电压比较器330的参考输入。 信号IN 520表示信号源304输出电压，所述信号源304输出电压随时间增大并且存在于电 压比较器320和330的信号输入上。第二电压比较器330的负输出由信号OUT(2)-530表 示，而第二电压比较器330的正输出由信号OUT (2) +540表示。类似地，第一电压比较器320 的负输出由信号OUT (1) -550表示，而第一电压比较器320的正输出由信号OUT (2) +560表 示。输入信号 REF(I) 500、REF (2)510 和 IN 520 是模拟电压，信号 OUT (2) -530、OUT (2) +540、 OUT (1) -550、OUT (1) +560是时钟控制逻辑电压。随着信号IN 520随时间增大，信号IN 520在时间1570超过参考信号REF(2) 510， 在时间3590超过参考信号REF(1)500。因此，在时间1570，第二电压比较器330的信号输 入超过第二电压比较器330的参考输入，第二电压比较器330停止将第二电压比较器330 的负输出设置为高并开始将第二电压比较器330的正输出设置为高；这种变化可以表现为 在时间1570处OUT (2)-530时钟控制波形终止并且OUT (2)+540时钟控制波形开始。类似 地，在时间3590，当信号IN 520超过REF(1)500时，信号OUT(I)-550时钟控制波形终止并 且信号OUT(I)+560时钟控制波形开始。由于信号530至560是逻辑电平信号，因此信号530至560可以仅采用逻辑高或 逻辑低电压电平。这样，信号530至560各自经由其幅度仅传送1位的信息。然而，在本实 施例中，信号530至560可以传送多于1位的信息，这是因为信号530至560各自还都经 由其脉冲宽度来承载信息。在本实施例中，当第一电压比较器320在电压比较器320的参 考输入与电压比较器320的信号输入之间进行比较时，完成比较所需的时间跟信号输入电 压与参考输入电压之差的幅度成反比。这种现象在输出波形542、552、548和558中是明显 的。紧接着时间1570之后，信号IN520电压仅略微大于信号REF(2)510电压。因此，在输 出波形542处，第二电压比较器330的正输出花费时钟周期572的一大部分来从逻辑低变 成逻辑高。相反，在输出波形522处，第一电压比较器320的负输出花费时钟周期572的 较短一部分来从逻辑低变成逻辑高。随后，在紧邻时间3590之前，信号IN 520电压比信号 REF(2) 510电压要高得多，并且几乎跨过信号REF(I) 500电压。因此，在输出波形548处， 第二电压比较器330的正输出花费时钟周期588的较短一部分来从逻辑低变成逻辑高。相 反，在输出波形558处，第一电压比较器320的负输出花费时钟周期588的较长一部分来从 逻辑低变成逻辑高。与进行逻辑转换之前所占用的时钟周期比例的这种差异包含与信号IN 520输入和各参考输入之间的差异有关的有用信息，并且该有用信息可以被第一和第二到 达时间比较器360和370用来判定是否设置逻辑低或逻辑高到达时间比较器输出。例如，在时钟周期572期间，在第一到达时间比较器360的负输入接收到输出波形 552的上升沿之后，第一到达时间比较器360的正输入接收到输出波形542的上升沿。从 此以后，信号IN 520的大小足以激活第二电压比较器330的正输出，不足以激活第一电压比较器320的正输出，并且达不到电压比较器320和330的参考输入之间的一半。因此，第 一到达时间比较器输出366保持设置在逻辑低。稍后，在时间2580之后，在时钟周期582 期间，在第一到达时间比较器360的负输入接收到输出波形556的上升沿之前，第一到达时 间比较器360的正输入接收到输出波形546的上升沿。从此以后，信号IN 520对于第一和 第二电压比较器320和330的正输出的效用与在时钟周期572期间一样，但是现在信号IN 520的大小足以超过第一和第二电压比较器320和330的参考输入之间距离的一半。因此， 第一到达时间比较器输出366变成设置在逻辑高，从而在第一和第二电压比较器320和330 的正输出之间插值中间电压电平。模数转换的结果由设置为逻辑高的电压比较器正输出和到达时间比较器输出的 基数来表示。例如，如果在操作中信号源304电压超过参考源302电压，则由于每个电压比 较器的信号输入接收到的电压超过每个电压比较器的参考输入接收到的电压，使得每个电 压比较器正输出将被设置为逻辑高，并且由于每个到达时间比较器的正输入是逻辑高而每 个到达时间比较器的负输入是逻辑低(即，每个到达时间比较器的正输入接收到的波形的 上升沿在每个到达时间比较器的负输入接收到的逻辑低信号“之前”到达)，使得每个到达 时间比较器输出将被设置为逻辑高。因此，在该示例中，在电路300中，被设置为逻辑高的 电压比较器正输出和到达时间比较器输出的基数是5。然而，如果信号源304电压下降到 参考源302电压以下，但仍在电阻器310的第二端与电阻器312的第一端之间的电压以上， 则第一电压比较器320正输出将被设置为逻辑低，而其余电压比较器330和340正输出将 继续是逻辑高。根据信号源304电压是更接近第一电压比较器320的参考输入电压还是更 接近第二电压比较器330的参考输入电压，第一到达时间比较器输出366将分别是逻辑高 或逻辑低。以这种方式，随着信号源304电压如上所述下降，被设置为逻辑高的电压比较器 正输出和到达时间比较器输出的基数，以及从而模数转换的结果，从5下降到4或3。在电 路300中，编码器350可以将该基数输出(S卩，base-Ι输出或“温度计码”)转换成例如二 进制数(即，base-2输出)。在本发明的另一实施例中，如图6所示，可以在电压比较器对之间使用多于一个 的到达时间比较器。通过添加延迟和附加的到达时间比较器，可以插值附加的中间电压。电 路300和电路600的主要差别在于在第一电压比较器620和第二电压比较器630之间添加 了第一到达时间比较器660、第三到达时间比较器680、第一延迟640和第二延迟650。为了 不混淆电路300与电路600间的差异，省略了第三电压比较器。第一电压比较器620的参考输入耦合在参考源602和电阻器610的第一端之间， 而第二电压比较器630的参考输入耦合在电阻器610的第二端和接地端606之间。第一和 第二电压比较器620和630的信号输入耦合至信号源604的输出。第二到达时间比较器 670负输入耦合至第一电压比较器620的负输出，第二到达时间比较器670正输入耦合至第 二电压比较器630的正输出。第一延迟640的输入耦合至第二电压比较器630的正输出， 第二延迟650的输入耦合至第一电压比较器620的负输出。第一到达时间比较器660的负 输入耦合至第一电压比较器620的负输出，第一到达时间比较器660的正输入耦合至第一 延迟640的输出。第三到达时间比较器680的负输入耦合至第二延迟650的输出，第三到 达时间比较器680的正输入耦合至第二电压比较器630的正输出。在本实施例中，延迟640和延迟650用于对每个接收到的逻辑信号进行延时。因此，第一延迟640接收并存储第二电压比较器630的正输出，等待一段时间，然后将第一延 迟640输出设置为等于所存储的第一延迟640输入。类似地，第二延迟650接收并存储第一 电压比较器620的负输出，等待一段时间，然后将第二延迟650输出设置为等于所存储的第 二延迟650输入。采用适当校准的第二延迟650，在信号源604电压是参考源602电压与接 地端606电压之差的四分之一的情况下，第三到达时间比较器680输出可以被设置为逻辑 高。类似地，采用适当校准的第一延迟640，在信号源604电压是参考源602电压与接地端 606电压之差四分之三的情况下，第一到达时间比较器660输出可以被设置为逻辑高。由于 在本实施例中没有延迟第二到达时间比较器670的输入，所以第二到达时间比较器670继 续如同相应的电路300中第一到达时间比较器320 —样工作，并在信号源604电压是参考 源602电压与接地端606电压之差的二分之一的情况下将输出设置为逻辑高。因此，在本实 施例中，三个到达时间比较器可以插值三个中间电压电平。本发明的其他实施例可以使用 不同的延迟和到达时间比较器组合在相邻电压比较器对之间产生任意数目的新插值电平。 例如，在一个实施例中，可以使用仅一个延迟模块。 从本发明的以上描述中可以看出，在不脱离本发明范围的前提下，可以使用不同 技术来实现本发明的构思。此外，尽管具体参考特定实施例来描述了本发明，然而本领域普 通技术人员将认识到，在不脱离本发明的精神和范围的前提下，可以进行形式和细节上的 改变。例如，可以预期的是，可以以软件来实现本文所公开的电路，或反之亦然。所描述的 实施例在各方面都应被看作是说明性的而非限制性的。应理解，本发明不限于本文所描述 的具体实施例，在不脱离本发明范围的前提下，可以对本发明进行许多重新布置、修改和替 换。
1权利要求
一种模数转换器电路，包括第一电压比较器，耦合至第一参考电压和信号电压，第一电压比较器具有第一负输出和第一正输出以输出第一参考电压与信号电压的比较结果；第二电压比较器，耦合至第二参考电压和信号电压，第二参考电压不同于第一参考电压，第二电压比较器具有第二负输出和第二正输出以输出第二参考电压与信号电压的比较结果；以及第一到达时间比较器，耦合至第一正输出和第二负输出，第一到达时间比较器具有第一到达时间比较器输出以输出第一正输出与第二负输出的比较结果。
2.根据权利要求1所述的模数转换器电路，还包括第三电压比较器，耦合至第三参考电压和信号电压，第三参考电压不同于第一参考电 压和第二参考电压，第三电压比较器具有第三负输出和第三正输出以输出第三参考电压与 信号电压的比较结果；以及第二到达时间比较器，耦合至第二正输出和第三负输出，第二到达时间比较器具有第 二到达时间比较器输出以输出第二正输出与第三负输出的比较结果。
3.根据权利要求1所述的模数转换器电路，还包括第一延迟，耦合至第一正输出，第一延迟具有第一延迟输出以在延迟时间之后输出第 一正输出；以及第二到达时间比较器，耦合至第二负输出和第一延迟输出，第二到达时间比较器具有 第二到达时间比较器输出以输出第二负输出与第一延迟输出的比较结果。
4.根据权利要求1所述的模数转换器电路，还包括第一延迟，耦合至第二负输出，第一延迟具有第一延迟输出以在延迟时间之后输出第 二负输出；以及第二到达时间比较器，耦合至第一正输出和第一延迟输出，第二到达时间比较器具有 第二到达时间比较器输出以输出第一正输出与第一延迟输出的比较结果。
5.根据权利要求1所述的模数转换器电路，还包括第一延迟，耦合至第一正输出，第一延迟具有第一延迟输出以在延迟时间之后输出第 一正输出；第二延迟，耦合至第二负输出，第二延迟具有第二延迟输出以在延迟时间之后输出第 二负输出；第二到达时间比较器，耦合至第一正输出和第二延迟输出，第二到达时间比较器具有 第二到达时间比较器输出以输出第一正输出与第二延迟输出的比较结果；以及第三到达时间比较器，耦合至第二负输出和第一延迟输出，第三到达时间比较器具有 第三到达时间比较器输出以输出第二负输出与第一延迟输出的比较结果。
6.根据权利要求1所述的模数转换器电路，其中，第一电压比较器基于再生锁存器，第 二电压比较器基于再生锁存器。
7.根据权利要求1所述的模数转换器电路，其中，第一电压比较器基于跟随有再生锁 存器的前置放大器，第二电压比较器基于跟随有再生锁存器的前置放大器。
8.根据权利要求1所述的模数转换器电路，其中，第一电压比较器基于多个级联的再 生锁存器，第二电压比较器基于多个级联的再生锁存器。
9.根据权利要求1所述的模数转换器电路，其中，第一电压比较器具有提供正和负输 出信号的对称内部结构，第二电压比较器具有提供正和负输出信号的对称内部结构。
10.根据权利要求1所述的模数转换器电路，其中，第一到达时间比较器是再生锁存O
11.一种模数转换方法，包括 将第一参考电压与信号电压相比较；基于第一参考电压与信号电压的比较来输出第一负输出和第一正输出； 将第二参考电压与信号电压相比较，第二参考电压不同于第一参考电压； 基于第二参考电压与信号电压的比较来输出第二负输出和第二正输出； 将第一正输出与第二负输出相比较；以及基于第一正输出与第二负输出的比较来输出第一到达时间比较器输出。
12.根据权利要求11所述的模数转换方法，还包括将第三参考电压与信号电压相比较，第三参考电压不同于第一参考电压和第二参考电压；基于第三参考电压与信号电压的比较来输出第三负输出和第三正输出； 将第二正输出与第三负输出相比较；以及基于第二正输出与第三负输出的比较来输出第二到达时间比较器输出。
13.根据权利要求11所述的模数转换方法，还包括 延迟第一正输出；基于第一正输出的延迟来输出第一延迟输出； 将第一延迟输出与第二负输出相比较；以及基于第一延迟输出与第二负输出的比较来输出第二到达时间比较器输出。
14.根据权利要求11所述的模数转换方法，还包括 延迟第二负输出；基于第二负输出的延迟来输出第一延迟输出； 将第一延迟输出与第一正输出相比较；以及基于第一延迟输出与第一正输出的比较来输出第二到达时间比较器输出。
15.根据权利要求11所述的模数转换方法，还包括 延迟第一正输出；基于第一正输出的延迟来输出第一延迟输出； 将第一延迟输出与第二负输出相比较；基于第一延迟输出与第二负输出的比较来输出第二到达时间比较器输出； 延迟第二负输出；基于第二负输出的延迟来输出第二延迟输出； 将第二延迟输出与第一正输出相比较；以及基于第二延迟输出与第一正输出的比较来输出第三到达时间比较器输出。
16.根据权利要求11所述的模数转换方法，其中，由基于再生锁存器的第一电压比较 器来执行第一参考电压与信号电压的比较，由基于再生锁存器的第二电压比较器来执行第 二参考电压与信号电压的比较。
17.根据权利要求11所述的模数转换方法，其中，由基于跟随有再生锁存器的前置放 大器的第一电压比较器来执行第一参考电压与信号电压的比较，由基于跟随有再生锁存器 的前置放大器的第二电压比较器来执行第二参考电压与信号电压的比较。
18.根据权利要求11所述的模数转换方法，其中，由基于多个级联再生锁存器的第一 电压比较器来执行第一参考电压与信号电压的比较，由基于多个级联再生锁存器的第二电 压比较器来执行第二参考电压与信号电压的比较。
19.根据权利要求11所述的模数转换方法，其中，由具有提供正和负输出信号的对称 内部结构的第一电压比较器来执行第一参考电压与信号电压的比较，由具有提供正和负输 出信号的对称内部结构的第二电压比较器来执行第二参考电压与信号电压的比较。
20.一种模数转换器电路，包括第一电压比较器，耦合至第一参考电压和信号电压，第一电压比较器具有第一正输出 以输出第一参考电压与信号电压的比较结果；第二电压比较器，耦合至第二参考电压和信号电压，第二参考电压不同于第一参考电 压，第二电压比较器具有第二负输出以输出第二参考电压与信号电压的比较结果；以及第一到达时间比较器，耦合至第一正输出和第二负输出，第一到达时间比较器具有第 一到达时间比较器输出以输出第一正输出与第二负输出的比较结果。
全文摘要
本发明提供了一种模数转换器电路，包括第一电压比较器，耦合至第一参考电压和信号电压，第一电压比较器具有第一负输出和第一正输出以输出第一参考电压与信号电压的比较；第二电压比较器，耦合至第二参考电压和信号电压，第二参考电压不同于第一参考电压，第二电压比较器具有第二负输出和第二正输出以输出第二参考电压与信号电压的比较；以及第一到达时间比较器，耦合至第一正输出和第二负输出，第一到达时间比较器具有第一到达时间比较器输出以输出第一正输出与第二负输出的比较。
文档编号H03M1/36GK101897121SQ200880120255
公开日2010年11月24日 申请日期2008年12月12日 优先权日2007年12月13日
发明者米科·沃尔塔力 申请人:Nxp股份有限公司