专利名称：宽频分配器的制作方法
技术领域：
本发明涉及一种功率分配器，特别是涉及宽频的功率分配器。
背景技术：
在以一个系统信号使多个接收机动作的情况下，需要使输入信号 分支成多个输出。为了提高各接收机的接收灵敏度，要求将输入信号 分支成多个信号的电路(分配器)具备低损耗(损失)且小型化的特 性。在进行小型化时，将分配器集成到芯片内是很重要的。此外，例
如在CATV (Community Antenna Television,有线电视)的情况下，分 配器中分支信号的频率范围必须非常宽，从55MHz达到860MHz。另 外，输入输出的阻抗匹配、输出之间的隔离也很重要。
作为满足上述特性的分配器的现有技术，例如在专利文献1 (US 5,045,822)公开了一种电路构造，其在栅极-漏极之间设有反馈路径， 源极与接地连接的FET (Field Effect Transistor,场效应晶体管)使用 两个以上，输入端子连接到两个FET的栅极端子，将FET的漏极连接 到输出端子，从而构成1输入多分支的电路，并用电阻连接各FET的 漏极。在从一个输出端子到另一个输出端子时，通过反馈电阻并通过 另一个FET的栅极-漏极的信号，会与通过连接各FET漏极的电阻的信 号相位偏差180°，由于该信号振幅彼此相同，因此在另一输出端子得 到的信号被抵消。其结果，各输出端子之间的隔离特性变好，而且该 信号的消除会在宽的频率波段产生。
图9是表示在宽频分配器中提高输出端子之间的隔离特性的电路 构造的图(参照专利文献l)。分配器电路30具备功率分配器的分支电 路32和输出、输出之间的阻抗电路(output interport impedance:输出
6端口间阻抗)24。从输入端子36输入的功率，首先被设置在接地与输 入端子之间的电容C固定成基准电压。输入端子经由电感Ll与同时与 FETQ1及FETQ2的栅极连接。源极接地的FET的漏极端子分别与输 出端子38及输出端子20连接。FET Ql与FET Q2的漏极和栅极分别 与反馈电路21及反馈电路23连接。由电阻Rl与电感L2的串联连接 以及电阻R2与电感L3的串联连接所构成的上述阻抗，可实现FET的 输入输出阻抗匹配及增益补偿。输出端子38及输出端子20由位于两 者之间的阻抗电路24串联连接。优选该阻抗电路24是电阻R3与电感 L4的串联连接。
输出端子38与20的隔离，对功率分配器(power splitter)而言很 重要。通过使用像FET Ql和FET Q2这样的有源器件，输出端子38 的反射波经由漏极-栅极间的电容、栅极-接地间的电容而通过FETQ1。 该相位的不变的信号直接输入到FETQ2，形成大约18(T的相位偏移。 在输出端子20得到该信号。由此，在图9的电路中出现输出端子之间 的隔离特性劣化。
由于阻抗电路(输出端口之间的阻抗)24，在分配器电路30产生 上述信号劣化以外的劣化。在最简单的构造中，该电路(输出端口之 间的阻抗)24仅由电阻R3实现。输出端子38的信号在该电阻R3无 相位变化地供应给输出端子20。由于通过两个路径的、相位彼此相差 180'且强度相同的信号在输出端子20会合，因此其结果引起消除，且 在输出端子20得到的信号减少。
通过FE的信号的相位实际上基本上超前于180°。大于相位180° 的偏移通过构成阻抗电路(输出端口之间的阻抗)24的电感L4得以补 偿，两个路径的相位差成为180°。
此外，专利文献2公开了一种宽频放大器，其能以稳定且高增益 的方式使CATV等的多频道宽频的信号放大。该宽频放大器包含在连接于输入端子的功率分配器与连接于输出端子的功率合成器之间以推挽形式连接的第1及第2放大电路，且各放大电路的构造为构成输入侧的第1段放大部与第2段放大部纵向连接，另一方面第2段放大部与构成输出侧的第3段放大部以共射共基方式连接，进而在第2
段放大部的输入侧与第1段放大部的输入侧之间，连接有第1负反馈
电路，在第3段放大部的输出侧与第2段放大部的输入部之间，连接有第2负反馈电路。在专利文献2中，功率分配器由输入侧变压器构成。功率合成器由输出侧变压器构成。
专利文献l:美国专利第5045822号说明书专利文献2:日本专利特开平10-022746号公报
发明内容
以下，分析与本发明相关的现有技术。参照图9说明的现有技术存在如下问题。
当ESD (Electro Static Discharge)或大信号输入到输出端时，或是处理大信号时，相当于在输出端子之间连接的电阻(图9的阻抗电路24的电阻R3)减小。
此外，即使使用该电路，也无法取得充分的输出端子的隔离特性。
另外，若调整电路常数以提高隔离特性，则会有输入输出端子间的增益减少，其波段变窄等问题。
本发明为解决上述问题大致构成为以下构造。
根据本发明的一个方面，提供一种分配电路，其设有多个FET，该多个FET的栅极与共同的输入端子交流耦合，漏极分别与多个输出端子交流耦合，且在漏极、栅极之间连接有反馈电路，其中一个FET的源极，经由电阻或电阻与电感串联的电路，与其它FET的源极连接。
在本发明中，具备在所述一个FET的漏极与所述其它FET的源极之间串联的电容与电阻。在本发明中，具备在所述一个FET的源极与其它FET的漏极之间串联的电容与电阻。
根据本发明的另一方面，提供一种分配电路，设有多个FET，该多个FET的栅极经由电容连接到共同的输入端子，漏极分别经由电容连接到多个输出端子，在漏极与栅极之间连接有反馈电路，在源极与接地之间连接有由电感与电阻串联的电路与电阻构成的并联电路，且其中一个FET的漏极，经由电阻或由电阻与电感构成的串联电路，与其它FET的漏极连接。
根据本发明的另一方面，提供一种分配电路，设有多个FET，该多个FET的栅极经由电容连接到共同的输入端子，漏极分别经由电容连接到多个输出端子，在漏极与栅极之间连接有反馈电路，在其中一个FET的漏极与其它FET的源极之间，设有电容与电阻串联的电路，在所述一个FET的源极与所述其它FET的漏极之间，设有电容与电阻串联的电路，所述一个FET的漏极，经由电阻或电阻与电感串联的电路，与其它FET的漏极连接。
根据本发明，提供一种宽频分配器，即使在高压输入到输出端子的情况下，也能够利用少量的电路元件进一步减少其影响，并具备宽频的隔离特性。
图1是表示本发明第1实施例的构造的图。图2是表示本发明第2实施例的构造的图。图3是表示本发明第3实施例的构造的图。图4是表示本发明第4实施例的构造的图。
图5是表示本发明第1实施例的具体例的图。
图6是表示FET各端子间相位差的图。
图7是表示本发明第1实施例的隔离特性的图。
图8是表示本发明第2实施例的隔离特性的图。
图9是表示现有技术(专利文献l)的电路构造的图。
具体实施例方式
在本发明的一个实施方式中，包含第1放大器、第2放大器及隔离电路(14);所述第1放大器具备第1电容(5)，其一端连接到输入端子(1);第1 FET (6)，其栅极端子连接到第1电容(5)的另一端；第1反馈电路(4)，其连接于第1 FET (6)的漏极端子与第1电容(5)的一端之间；第1源极电路(7)，其连接于第1 FET (6)的源极端子与接地之间；以及第2电容(8)，其连接于第1 FET (6)的漏极端子与第l输出端子(2)之间，所述第2放大器具备第3电容
(10) ，其一端连接到输入端子(1);第2FET(11)，其栅极端子连接到第3电容(10)的另一端；第2反馈电路(9)，其连接于第2 FET
(11) 的漏极端子与第3电容(10)的一端之间；第2源极电路(12)，其连接于第2FET(11)的源极端子与接地之间；以及第4电容(13)，其连接于第2 FET (11)的漏极端子与第2输出端子(3)之间，所述隔离电路(14)连接于第1 FET (6)的源极与第2 FET (11)的源极之间。
在本发明的另一个实施方式中，也可以具备在第1FET(6)的源极与第2FET (11)的漏极之间串联的电容(18)与电阻(17);以及在第1FET(6)的漏极与第2FET(11)的源极之间串联的电容(15)与电阻(16)。
在本发明的另一个实施方式中，包含第1放大器、第2放大器
及隔离电路(14);所述第1放大器具备第1电容(5)，其一端连接到输入端子(l);第1FET(6)，其栅极端子连接到第1电容的另一端；第1反馈电路(4)，其连接于第1 FET (6)的漏极端子与第1电容(5)的一端之间；第1电阻(7c)，连接于第1 FET (6)的源极端子与接地之间；与第1电阻(7c)并联的、由第2电阻(7b)和第1电感(7a)构成的串联电路；以及第2电容(8)，其连接于第1 FET (6)的漏极端子与第l输出端子之间，所述第2放大器具备第3电容(10)，其一端连接到输入端子(1);第2 FET (11)，其栅极端子连接到第3电容(10)的另一端；第2反馈电路(9)，其连接于第2FET (11)的漏极端子与第3电容(10)的一端之间；第3电阻(12c)，连接于第2FET(11)的源极端子与接地之间；与第3电阻(12c)并联的、由第4电阻(12b)和第2电感(12a)构成的串联电路；以及第4电容(13)，其连接于第2FET (11)的漏极端子与第2输出端子之间，所述隔离电路(14)连接于第1FET (6)的漏极与第2FET (11)的漏极之间。
在本发明的另一个实施方式中，也可以包含第1放大器、第2放大器、隔离电路(14)、在第1FET(6)的源极与第2FET (11)的漏极之间串联的电容(18)与电阻(17)、以及在第1FET (6)的漏极与第2 FET (11)的源极之间串联的电容(15)与电阻(16)，所述第l放大器具备第l电容(5)，其一端连接到输入端子(1);第1FET
(6)，其栅极端子连接到第1电容(5)的另一端；第1反馈电路(4)，其连接于第1FET (6)的漏极端子与第1电容(5)的一端之间；第1源极电路(7)，其连接于第l FET (6)的源极端子与接地之间；以及第2电容(8)，其连接于第1 FET (6)的漏极端子与第1输出端子(2)之间，所述第2放大器具备第3电容(10)，其一端连接到输入端子
(1);第2FET(11)，其栅极端子连接到第3电容(10)的另一端；第2反馈电路(9)，其连接于第2FET(11)的漏极端子与第3电容(IO)的一端之间；第2源极电路(12)，其连接于第2 FET (11)的源极端子与接地之间；以及第4电容(13)，其连接于第2 FET (11)的漏极端子与第2输出端子(3)之间，所述隔离电路(14)连接于第l FET
(6)的漏极与第2 FET (11)的漏极之间。以下，根据实施例进行说明。
图1是表示本发明第1实施例的构造的图，表示1输入2输出型的功率分配器的电路构造。参照图1，本实施例的功率分配器包括电
容5、 10，各自的一端连接到输入端子1; FET 6、 11，各自的栅极端子分别连接到电容5、 IO的另一端；反馈电路4、9，分别连接于FET6、11的漏极端子与电容5、 10的一端之间；源极电路7、 12，分别连接于FET6、 11的源极端子与接地(GND)之间；电容8、 13，分别连接于FET6、 11的漏极端子与输出端子2、 3之间；隔离电路14，其连接于FET6、 ll的源极端子之间。反馈电路4、 9包含电阻或电阻与电感串联的电路。源极电路7、 12包含电阻。隔离电路14包含电阻或电阻与电感串联的电路。
在本实施例中，作为从输出端子2到输出端子3的路径有如下两个电路
路径A:[输出端子2]—[电容8]—[反馈电路4]—[电容10]—[FET11的栅极-漏极]—[电容13]—[输出端子3];和
路径B:[输出端子2]—[电容8]—[FET 6的漏极-源极]—[隔离电路14]—[FET 11的源极-漏极]—[电容13]—[输出端子3]，
这两个路径A、 B的相位彼此相差180°，因此信号在两个路径A、B会合的输出端子3处被抵消。由此，获得良好的隔离特性。
此外，在本实施例中，在ESD脉冲输入到输出端子2时，由于隔离电路14连接到FET6、 ll的源极端子，因此与如图9的构造所示的连接于FET的漏极之间的情况相比，更好地得到保护。
在处理大信号时，例如在输出端子2及输出端子3的电压振幅的相位因电路的布线、对地电容等而有偏差时，在图9的电路中，在电路(输出端口之间的阻抗)24上会流过大电流。与此相对，在本实施例中，即使在输出端子2及输出端子3的电
压振幅的相位有偏差时，因为隔离电路14连接到FET6、 ll的源极端子，因此在源极端子得到的电压振幅与在输出端子2、 3得到的电压振幅相比非常小，即使在输出端子2及输出端子3的电压振幅的相位有偏差，在隔离电路14上也很难有大电流流过。
图2是表示本发明第2实施例的构造的图。本实施例的目的在于进一步提高输出端子的隔离特性，并使增益特性宽频化。参照图2，相对于图1的构造，本实施例的功率分配器，进一步在FET 6的漏极端子与FET 11的源极端子IIS之间，连接由电容15与电路16 (电阻)所构成的串联电路，并在FET 11的漏极端子与FET 6的源极端子6S之间，连接由电容18与电路17 (电阻)所构成的串联电路。
在从输出端子2到输出端子3的路径上，
路径A ([输出端子2]—[电容8]—[反馈电路4]—[电容10]—[FET11的栅极-漏极]—[电容13]—[输出端子3])的相位，根据FET 11的栅极-漏极的相位特性，随着频率提高而增大到大于180°。
与此相对，在路径B ([输出端子2]—[电容8]—[FET6的漏极-源极]—[隔离电路14]—[FET 11的源极-漏极]—[电容13]—[输出端子3])上，即使频率提高，其相位变化也比路径A小。因此，随着频率提高，输出端子3处的相位抵消产生偏差。
在图2中，由电容15、电路16所构成的串联电路增设有路径C:[输出端子2]—[电容8]—[电容15]—[电路16]—[FET 11的源极-漏极]—[电容13]—[输出端子3]，
从而调整该路径上相对于频率的相位特性及损耗特性，使得即使在频率提高、两个路径A与B的相位差大于180°、难以引起相位抵消的情况下，也在输出端子3抵消信号。其结果，与所述第1实施例相比，根据本实施例能够获得更宽频的隔离特性。
另外，所述由电容15、电路16所构成的串联电路与增益特性的宽频化也有关联。即，在频率十分低时，FET ll的源极电阻构成为
由隔离电路14和FET6的源极电路7所构成的串联电阻与源极电路12这两者的并联电路，当频率提高时为如下结构在由隔离电路14和FET6的源极电路7所构成的串联电阻与源极电路12这两者的并联电路上，进一步并联由电路16、电容15、电容8及输出端子2的输出阻抗(75Q)所构成的串联电路，FET 11的源极阻抗在高频时比低频时低。由于增益特性在高频时下降，因此根据本实施例的电路构造，可使增益特性宽频化。
图3是表示本发明第3实施例的构造的图。本实施例是用于进一步提高输出端子的隔离特性的电路，是1输入2输出型电路。参照图3，在本实施例中，图1的源极电路7由电感7a和电阻7b串联的电路与电阻7c并联而构成，该串联电路与电阻7c分别连接在FET 6的源极端子与接地之间，图1的源极电路12由电感12a和电阻12b串联的电路与电阻12c并联而构成，该串联电路与电阻12c分别连接在FET 11的源极端子与接地之间，另外隔离电路14连接于FET6、 ll的漏极端子之间。隔离电路14包含电阻或电阻与电感串联的电路。
从输出端子2传递到输出端子3的信号，由于
路径D:[输出端子2]—[电容8]—[反馈电路4]—[电容10]—[FET11的栅极-漏极]—[电容13]—[输出端子3];和
路径E:[输出端子2]—[电容8]—[隔离电路14]—[电容13]—[输出端子3]
这两个路径的相位相差180°，因此产生相位抵消，该信号被消除。
在图1的所述第1实施例中，由于FET 11的栅极-漏极的频率特性，通过[输出端子2]—[电容8]—[反馈电路4]—[电容10]—[FET 11的
14栅极-漏极]的路径在高频时相位会变得比-180°更大。
在图3的本实施例中，由于由电感12a和电阻12b串联的电路与电阻12c所构成的并联电路连接到FET11的源极，因此FETll的源极的相位在高频下逐渐前进，能够抑制FET 11的栅极-漏极特性在高频时的偏差。其结果，即使在高频时，也能实现相位抵消。
图4是表示本发明第4实施例的构造的图。本实施例进一步提高输出端子的隔离特性。在图2的第2实施例中，隔离电路14是连接于FET6的源极端子6S与FET11的源极端子11S之间，但是在本实施例中，则是将隔离电路14连接于FET 6的漏极端子与FET 11的漏极端子之间。
对由设置在FET6的漏极端子与FET11的源极端子之间的电容15与电路16所构成的串联电路调整数値，以在从输出端子2到输出端子3的两个路径的相位差比180°大，且不易引起相位抵消的频率下，产生相位抵消，从而可获得宽频的隔离特性。
此外，与图2的所述第2实施例同样，所述由电容15与电路16所构成的串联电路以及由电容18与电路17所构成的串联电路，还能够实现从输入端子1到输出端子2或到输出端子3的增益特性的宽频化。
以下说明具体例。该具体例在图1的第1实施例中使反馈电路4由电阻或电阻与电感串联的电路构成，源极电路7由电阻构成，隔离电路14由电阻或电阻、电感、微带线串联的电路构成。图5表示电路与其常数。
电阻4、 9: 450 ohm电容5、 10: 4.4 pF电阻7、 12: 19 ohm
电阻14: 7 ohm
电容8、 13: 330 pF
FET6、 11: Wg (栅极宽度)=1.6 mm
图5的电路常数只是一个例子而已，其数値可根据以下所示的相位抵消机制适当调整，因此通常有多个组合。
如前所述，在图1中，从输出端子2到输出端子3的路径有路径A:通过[输出端子2]—[电容8]—[反馈电路4]—[电容
10]—[FET 11的栅极-漏极]—[电容13]—[输出端子3]的路径；和
路径B:通过[输出端子2]—[电容8]—[FET 6的漏极-源极]—[隔
离电路14]—[FET 11的源极-漏极]—[电容13]—[输出端子3]的路径。
由于路径B是通过FET 6的漏极-源极、FET 11的源极-漏极的路径，因此在输出端子3得到的信号的相位可视为大致(T。
在路径A中，由于信号通过FET 11的栅极-漏极，因此其相位是大致18(T，从原来的信号变成相位滞后的信号。
图6 (A)、 (B)表示从栅极输入信号时(signal input from gate)栅极-漏极之间的相位偏移情况以及栅极-源极之间的相位偏移情况。
图6 (C)、 (D)表示从源极输入信号时(signal input from source)源极-栅极之间的相位偏移情况以及源极-漏极之间的相位偏移情况。
图6 (E)、 (F)表示从漏极输入信号时(signal input from drain)漏极-栅极之间的相位偏移情况以及漏极-源极之间的相位偏移情况。
由于上述两个信号在输出端子3合成，因此结果为信号被消除。由此获得良好的隔离特性。所得到的效果与现有电路相同，但是存在用于确保隔离特性的电路是连接于FET的漏极之间或连接于源极之间
等不同点。此外图7表示应用图6电路时的效果。
如上所述，在图1的电路构造中，提高隔离特性的电路(隔离电
路14)连接于所述源极端子之间，例如在ESD脉冲输入到输出端子2时，隔离电路14连接到FET的源极端子，或者在处理大信号时，例如在输出端子2及输出端子3的电压振幅的相位因电路的布线、对地电容等而有偏差时，隔离电路14连接到FFT的源极端子，因此与在输出端子2、 3得到的电压振幅相比非常小的电压振幅出现在FET的源极端子，即使在输出端子2及输出端子3的电压振幅的相位有偏差，在隔离电路14上也很难有大电流流过。
图8是用于说明图2、图3实施例的作用效果的图，表示增益特性(图8 (a))与隔离特性(图8 (b))。图8只是一个例子而已，通过任意改变上述由电容15与电路16所构成的电路的常数以及由电容18与电路17所构成的电路的常数，能自由调整其形状。
在图2中，由电容15、电路16所构成的串联电路与增益特性的宽频化也有关联。在FETll中，在频率非常低时，其源极电阻构成为由隔离电路14和FET6的源极电路7所构成的串联电阻与源极电路12这两者的并联电路，但是当频率提高时为如下结构在该并联电路上，进一步并联由电路16、电容15、电容8及输出端子2的输出阻抗(75n)所构成的串联电路，FET 11的源极阻抗在高频时比低频时低。由于增益特性在高频时下降，因此根据该电路能够使增益特性宽频化。
此外，上述专利文献l、 2公开的内容被引用到本说明书中。在本发明全部公开内容(包含权利要求书的范围)的框架内，可进一步根据其基本技术思想，对实施方式及实施例进行变更、调整。此外，在本发明权利要求书范围的框架内可对各种公开要素进行多种组合与选择。g卩，本发明当然包含本领域技术人员根据包含权利要求书范围在内的所有公开内容、技术思想而能得到的各种变形、修正。
权利要求
1.一种分配电路，其特征在于，设有多个FET，该多个FET的栅极经由电容连接到共同的输入端子，漏极分别经由电容连接到多个输出端子，在漏极与栅极之间连接有反馈电路，并且其中一个FET的源极，经由电阻或电阻与电感串联的电路，与其它FET的源极连接。
2. 如权利要求1所述的分配电路，其特征在于，在所述一个FET的漏极与所述其它FET的源极之间，设有电容与 电阻串联的电路。
3. 如权利要求l所述的分配电路，其特征在于，在所述一个FET的源极与所述其它FET的漏极之间，设有电容与 电阻串联的电路。
4. 一种分配电路，其特征在于，设有多个FET，该多个FET的栅极经由电容连接到共同的输入端 子，漏极分别经由电容连接到多个输出端子，在漏极与栅极之间连接 有反馈电路，在源极与接地之间连接有由电感与电阻串联的电路和电 阻构成的并联电路，并且其中一个FET的漏极，经由电阻或电阻与电感串联的电路， 与其它FET的漏极连接。
5. —种分配电路，其特征在于，设有多个FET，该多个FET的栅极经由电容连接到共同的输入端 子，漏极分别经由电容连接到多个输出端子，在漏极与栅极之间连接 有反馈电路，在其中一个FET的漏极与其它FET的源极之间，设有电容与电阻 串联的电路，在所述一个FET的源极与所述其它FET的漏极之间，设有电容与 电阻串联的电路，所述一个FET的漏极，经由电阻或电阻与电感串联的电路，与其 它FET的漏极连接。
6. —种分配电路，其特征在于，包含 第1电容，其一端连接到输入端子；第1 FET，其栅极端子连接到所述第1电容的另一端； 第1反馈电路，其连接于所述第1 FET的漏极端子与所述第1电 容的一端之间；第1源极电路，其连接于所述第1 FET的源极端子与接地之间； 第2电容，其连接于所述第1 FET的漏极端子与第1输出端子之间；第3电容，其一端连接到所述输入端子； 第2FET，其栅极端子连接到所述第3电容的另一端； 第2反馈电路，其连接于所述第2 FET的漏极端子与所述第3电 容的一端之间；第2源极电路，其连接于所述第2 FET的源极端子与接地之间； 第4电容，其连接于所述第2 FET的漏极端子与第2输出端子之 间；以及隔离电路，其连接于所述第1 FET的源极与所述第2 FET的源极 之间。
7. 如权利要求6所述的分配电路，其特征在于，包含 在所述第1 FET的源极与所述第2 FET的漏极之间串联连接的电容与电阻；以及在所述第1 FET的漏极与所述第2 FET的源极之间串联连接的电 容与电阻。
8. —种分配电路，其特征在于，包括-第1电容，其一端连接到输入端子；第1 FET，其栅极端子连接到所述第1电容的另一端；第1反馈电路，其连接于所述第1 FET的漏极端子与所述第1电 容的一端之间；第l源极电路，其包含连接于所述第1 FET的源极端子与接地 之间的第1电阻；和与所述第1电阻并联连接的、由第2电阻和第1 电感构成的串联电路；第2电容，其连接于所述第1 FET的漏极端子与第1输出端子之间；第3电容，其一端连接到所述输入端子； 第2 FET，其栅极端子连接到所述第3电容的另一端； 第2反馈电路，其连接于所述第2 FET的漏极端子与所述第3电 容的一端之间； 第2源极电路，其包含连接于所述第2 FET的源极端子与接地 之间的第3电阻；和与所述第3电阻并联连接的、由第4电阻和第2 电感构成的串联电路；第4电容，其连接于所述第2 FET的漏极端子与第2输出端子之 间；以及隔离电路，其连接于所述第1 FET的漏极与所述第2 FET的漏极 之间。
9. 一种分配电路，其特征在于，包含 第1电容，其一端连接到输入端子； 第1 FET，其栅极端子连接到所述第1电容的另一端； 第1反馈电路，其连接于所述第1 FET的漏极端子与所述第1电 容的一端之间；第1源极电路，其连接于所述第1 FET的源极端子与接地之间-, 第2电容，其连接于所述第1 FET的漏极端子与第1输出端子之间；第3电容，其一端连接到所述输入端子；第2FET，其栅极端子连接到所述第3电容的另一端； 第2反馈电路，其连接于所述第2 FET的漏极端子与所述第3电 容的一端之间；第2源极电路，其连接于所述第2 FET的源极端子与接地之间； 第4电容，其连接于所述第2 FET的漏极端子与第2输出端子之间；在所述第1 FET的源极与所述第2 FET的漏极之间串联连接的电 容与电阻；在所述第1 FET的漏极与所述第2 FET的源极之间串联连接的电 容与电阻；以及隔离电路，其连接于所述第1 FET的漏极与所述第2 FET的漏极 之间。
全文摘要
一种宽频分配器，包含第1放大器、第2放大器及隔离电路；第1放大器包括第1电容，一端连接输入端子；第1 FET，栅极连接到第1电容的另一端；第1反馈电路，连接于第1 FET的漏极与第1电容的一端之间；第1源极电路，连接于第1 FET的源极与接地之间；及第2电容，连接于第1 FET的漏极与第1输出端子之间，第2放大器包括第3电容，一端连接输入端子；第2 FET，栅极连接到第3电容的另一端；第2反馈电路，连接于第2 FET的漏极与第3电容的一端之间；第2源极电路，连接于第2 FET的源极与接地之间；及第4电容，连接于第2 FET的漏极与第2输出端子之间，隔离电路连接于第1 FET的源极与第2 FET的源极之间。
文档编号H03H11/36GK101540593SQ20091000972
公开日2009年9月23日 申请日期2009年1月23日 优先权日2008年1月23日
发明者本多悠里 申请人:恩益禧电子股份有限公司