专利名称：混合模式锁相环及减少全数字锁相环中分数杂散的方法
技术领域：
本发明是有关于一种全数字锁相环(All Digital Phase Locked Loop, ADPLL), 更具体地，是关于一种混合模式锁相环(mixed-mode PLL)及用于减少全数字锁相环中的分 数杂散(fractional spur)的方法。
背景技术：
通常，全数字锁相环成本低且性能优良。然而，与作为无线应用最常用架构的传统 基于电荷泵的分数-N型锁相环相比，全数字锁相环的分数-N型操作会引发较高的分数杂散。在传统三角积分分数式锁相环中，分数杂散是由环路的非线性(如电荷泵电流不 匹配)与反馈频率(clock feed-through)所引发。然而，引发的该分数杂散可通过无源 低通滤波器(passive low pass filter)抑制至零，以使电路设计更具鲁棒性(robust)。 另一方面，对图1所示的全数字锁相环而言，环路的非线性是由时间数字转换器(Time to Digital Converter,TDC)与数控振荡器(Digital Controlled 0scillator，DC0)的量化误 差/非线性/亚稳定性所引发。由于受限于数控振荡器的量化误差，该数字环路滤波器的 分辨率有限，因此，由该非线性引发的杂散无法通过数字低通滤波器或数字算法过滤至零。 结果导致在全数字锁相环中存在分数杂散。相应地，若数控振荡器的量化误差可降低，则数 字环路滤波器的分辨率可更接近于模拟环路滤波器。因此，数字低通滤波器与数字算法可 更有效地消除杂散。为提高数控振荡器的分辨率，推荐使用频率抖动(frequency dithering)技术以 获取较高分辨率的平均频率。尽管使用该技术可降低由量化误差引发的噪声，但该技术仍 然无法消除分数杂散。这是因为短期的数控振荡器的量化误差仍然存在于输出信号中。该 暂态(transient)量化误差将于该环路中进行采样，并通过该时间数字转换器的增益变化 而放大。另外，由于所需M0S电容的构造小于高阶处理可提供的构造，因此，不可能实现较 低的数控振荡器的量化误差。图1为传统的基于时间数字转换器的分数-N型全数字锁相环的方块示意图。时 间数字转换器将相位误差转换入数字域，然后，数字环路滤波器处理该数字数据。该数控振 荡器将该数字环路滤波器的输出转换至时域。由于该输出的量化误差由该数控振荡器的分 辨率来决定，而非由该数字环路滤波器来决定，因此，需要数字调制器来提高该数控振荡器 的平均频率分辨率。图2 (图2A与图2B)为用于图1所示传统的基于时间数字转换器的分数_N型全 数字锁相环的传统数控振荡器的功能方块示意图。在该数控振荡器中使用切换电容阵列 (或可变电容阵列)以数字化控制该LC震荡器的频率。该电容阵列根据输出信号装置的 大小分为整数部分与分数部分。为了消除由整数比特与分数比特的不匹配引发的非单调 (non-monotonic)的数控振荡器增益，使用动态元件匹配(Dynamic Element Match, DEM) 技术。图3所示为三角积分调制器的输出信号示意图。如图3所示，由三角积分调制器(Sigma-Delta Modulator, SDM)所产生的高速抖动信号用以调制单元电容，从而达到较高 的数控振荡器的平均频率分辨率。通过在频率fl与fl+Af之间触变(toggling)该数控 振荡器，从而达到期望的高分辨率。长期平均的该频率分辨率小于量化误差A f，但是短期 的量化误差仍然等于Af。
发明内容
为消除量化误差引发的分数杂散，本发明提供一种混合模式锁相环及用于减少全 数字锁相环中的分数杂散的方法。本发明提供一种混合模式锁相环，包含数字三角积分调制器，用以接收分数比特 信号并产生第一输出信号；低通滤波器，耦接于该数字三角积分调制器，该低通滤波器接收 该第一输出信号，并将该第一输出信号转换为模拟控制信号；数控振荡器，动态耦接于该低 通滤波器并接收该模拟控制信号。本发明另提供一种用于减少全数字锁相环中的分数杂散的方法，包含对整数比 特信号执行三角积分调制，以产生数字输出信号；将该数字输出信号转换为模拟控制信号； 以及根据该模拟控制信号控制数控振荡器的输出频率。本发明所提供的混合模式锁相环及用于减少全数字锁相环中的分数杂散的方法， 通过提高数控振荡器的短期频率分辨率来消除分数杂散。该技术的实现，仅需增加简单模 拟低通滤波器以及重新安排传统全数字锁相环所用的数控振荡器中的切换器。因此，利用 本发明可减少杂散，从而使电路达到较优的性能。以下是根据多个图式对本发明的较佳实施例进行详细描述，本领域技术人员阅读 后应可明确了解本发明的目的。
图1为传统的基于时间数字转换器的分数-N型全数字锁相环的方块示意图。图2 (图2A与图2B)为用于图1所示传统的基于时间数字转换器的分数_N型全 数字锁相环的传统数控振荡器的功能方块示意图。图3所示为三角积分调制器的输出信号示意图。图4所示为根据本发明的一实施例的混合模式锁相环示意图。图5A所示为本发明所揭露实施例的概念说明示意图。图5B所示为图5A所示数控振荡器530的特性说明示意图。图6为应用和未应用本发明所提出的杂散减少技术而分别得到的已测相位噪声 的示意图。图7所示为根据本发明的一实施例的减少全数字锁相环中的分数杂散的方法流 程图。
具体实施例方式在说明书及权利要求当中使用了某些词汇来指称特定的组件。所属领域中技术人 员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并 不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不 限定于”。说明书后续描述为实施本发明的较佳实施方式，然该描述乃以说明本发明的一般 原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附的权利要求所界定 者为准。图4所示为根据本发明的一实施例的混合模式锁相环示意图。在图4中，该混合模 式锁相环包含数字三角积分调制器410、热码译码器(thermal code decoder) 420、边缘检 测器430、低通滤波器440以及数控振荡器450。数字三角积分调制器410接收分数比特信 号。热码译码器420接收整数比特信号。低通滤波器440耦接于数字三角积分调制器410。 低通滤波器440接收数字三角积分调制器410的输出信号，并将该输出信号转换为模拟控 制信号。数控振荡器450包含多个可变电容C。该多个可变电容C中的每一个动态耦接于 低通滤波器440，且该多个可变电容C中的每一个通过相应的传输门(Transmission Gate) TP接收该模拟控制信号。该多个传输门TP中的每一个由边缘检测器430中相应的异或门 (exclusive-or gate，X0R gate) X0R控制。异或门X0R中的每一个接收两个相邻的比特(N/ N+l，N-l/N, N-2/N-1.)，该多个比特来自热码译码器420的输出信号。通过异或门X0R， 边缘检测器430决定该多个可变电容C中的何者耦接于低通滤波器440。图5A所示为本发明所揭露实施例的概念说明示意图。无源低通滤波器520添加于 数字三角积分调制器510的输出端，用以对全摆幅(full-swing)数字信号进行滤波，以产 生模拟控制信号，该模拟控制信号用以控制具有20KHz/V数控振荡器增益的单位电容。如 图5A所示，频率变化是连续的，从而消除了数控振荡器530的短期量化误差。尽管抖动信号 的数字性质转换至模拟域，但数控振荡器530仍保留其对热力、基体和切换噪声的抗扰性， 其中，该基体和切换噪声是由低增益20KHz/V所引发，20KHz/V仅为模拟锁相环中所用传统 压控振荡器的增益的1/1000。图5B所示为图5A所示数控振荡器530的特性说明示意图。由于分数比特的模拟信号与整数比特的数字信号在本结构中无法进行数字化交 换，因此，无法使用动态组件匹配技术。为了在不使用动态组件匹配技术的条件下消除非单 调的频率增益，本发明重新安排图4所示的多个可变电容C的连接。所有可变电容C共享 模拟低通滤波器440，并且低通滤波器440通过边缘检测信号动态耦接于该多个可变电容C 中的一个，以降低成本并减少低通滤波器440中的电阻的热噪声引发的相位噪声。边缘检 测器430检测该热码的暂态比特并决定耦接于模拟低通滤波器440的可变电容应为何者， 其中，该决定的可变电容将充当数控振荡器450的分数比特。热码译码器420用以于该整 数比特被触变时保证电容的单调性。由于当分数码上溢(overflow)或下溢(underflow)时，数字三角积分调制器410 的输出信号的分数比特关闭或打开以作为该整数比特，因此电容是不连续的。维持数控振 荡器的单调性以消除增加噪声与杂散的可能性，其中，该噪声与杂散的增加是由于该数控 振荡器的非单调的频率增益所引发的正反馈所引发的。在0. 13um的CMOS技术中采用了硅原型。图6为应用和未应用本发明所提出的杂 散减少技术而分别得到的已测相位噪声的示意图。如图6所示，即使当应用高阶数字低通 滤波器与数字算法(如相位抵消算法)时，仍然存在分数杂散。当应用本发明提出的技术 时，分数杂散小于相位噪声基底(noise floor)，这暗示减少了大于9dB的杂散。无论是否 应用本发明的杂散减少技术，400KHZ的噪声基底为输出信号。这意味着用于传统数控振荡器中的频率抖动真正减少了相位噪声，但却未消除分数杂散。与传统数控振荡器相比，用于 实施无源低通滤波器及M0S切换器所需的额外硅区域仅为0. 02mm2。图7所示为根据本发明的一实施例的减少全数字锁相环中的分数杂散的方法流 程图。该方法包含对整数比特信号执行三角积分调制并产生数字输出信号(步骤710)，将 该数字输出信号转换为模拟控制信号(步骤720)，以及根据该模拟控制信号控制数控振荡 器的输出频率(步骤730)。本发明提供了一种减少杂散的技术，通过提高数控振荡器的短期频率分辨率来消 除分数杂散。该技术的实现，仅需增加一个或多个简单模拟低通滤波器以及重新安排传统 全数字锁相环所用的数控振荡器中的切换器。上述的实施例仅用来例举本发明的实施方式，以及阐释本发明的技术特征，并非 用来限制本发明的范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发 明所主张的范围，本发明的权利范围应以权利要求为准。
权利要求
一种混合模式锁相环，其特征在于，该混合模式锁相环包含数字三角积分调制器，用以接收分数比特信号并产生第一输出信号；低通滤波器，耦接于该数字三角积分调制器，该低通滤波器接收该第一输出信号，并将该第一输出信号转换为模拟控制信号；数控振荡器，动态耦接于该低通滤波器并接收该模拟控制信号。
2.如权利要求1所述的混合模式锁相环，其特征在于，该数控振荡器包括至少一个可 变电容，该至少一个可变电容中的每一个耦接于热码译码器，其中该热码译码器用以接收 整数比特信号。
3.如权利要求2所述的混合模式锁相环，其特征在于，该至少一个可变电容中的每一 个动态耦接于该低通滤波器，以及该至少一个可变电容中的每一个通过传输门接收该模拟 控制信号。
4.如权利要求3所述的混合模式锁相环，其特征在于，该传输门由边缘检测器中相应 的异或门来控制。
5.如权利要求4所述的混合模式锁相环，其特征在于，该异或门用以接收来自该热码 译码器的第二输出信号的两个相邻的比特。
6.如权利要求1所述的混合模式锁相环，其特征在于，该数控振荡器通过边缘检测器 耦接于热码译码器，以及该第一输出信号确定该至少一个可变电容是否耦接于该低通滤波器。
7.如权利要求6所述的混合模式锁相环，其特征在于，该边缘检测器包含异或门，该异 或门用以接收相邻的比特。
8.一种用于减少全数字锁相环中的分数杂散的方法，其特征在于，该用于减少全数字 锁相环中的分数杂散的方法包含对整数比特信号执行三角积分调制，以产生数字输出信号；将该数字输出信号转换为模拟控制信号；以及根据该模拟控制信号控制数控振荡器的输出频率。
9.如权利要求8所述的用于减少全数字锁相环中的分数杂散的方法，其特征在于，三 角积分调制由三角积分调制器执行。
10.如权利要求8所述的用于减少全数字锁相环中的分数杂散的方法，其特征在于，该 数字输出信号通过低通滤波器转换为该模拟控制信号。
全文摘要
一种混合模式锁相环及用于减少全数字锁相环中的分数杂散的方法。其中一种混合模式锁相环包含数字三角积分调制器，接收分数比特信号并产生第一输出信号；低通滤波器，耦接于该数字三角积分调制器，该低通滤波器接收该第一输出信号，并将该第一输出信号转换为模拟控制信号；数控振荡器，动态耦接于该低通滤波器并接收该模拟控制信号。本发明通过提高数控振荡器的短期频率分辨率来消除分数杂散，使电路达到较优的性能。
文档编号H03L7/08GK101841326SQ200910148320
公开日2010年9月22日 申请日期2009年6月15日 优先权日2009年3月16日
发明者张湘辉, 汪炳颖 申请人:联发科技股份有限公司