滤波器以及天线分波器的制作方法

专利名称：滤波器以及天线分波器的制作方法
技术领域：
本发明涉及滤波器以及天线分波器，特别涉及电感器与谐振子并联 连接的滤波器以及天线分波器。
背景技术：
近年来，随着移动通信系统的发展，便携电话、便携信息终端等正 在迅速地普及。例如，在便携电话终端中，使用800MHz 1.0GHz频带 和1.5GHz 2.0GHz频带等的高频带。在这些移动通信系统用的设备中， 采用使用了谐振器的高频用滤波器和使用了高频用滤波器的天线分波 器。
如图1 (a)所示，在这些设备中所使用的谐振器在输入端子In和输 出端子Out之间设有谐振子S21，构成单端子对谐振器。使用表面声波
(SAW: Surface Acoustic Wave)谐振子和压电薄膜谐振子(FBAR: Film Bulk Acoustic Resonator)作为谐振子。图1 (b)是SAW谐振子的俯视 图。在压电基板70上设有与输入端子In和输出端子Out连接的梳状电极
(IDT: Interdigital Transducer,叉指型换能器)和IDT的两侧的反射器 R0。梳状电极IDT和反射器RO例如由铝(Al)等的金属形成。图中记 载为反射器R0和IDT的电极指比实际的少。
图1 (c)是FBAR的俯视图，图1 (d)是FBAR的剖面图。在基板 72 (例如硅基板)的空隙76上层积有下部电极膜75、压电膜74、上部 电极膜73。压电膜74例如使用氮化铝。也有替代空隙76而设置多层反 射膜的情况。SAW谐振子和FBAR通过换能器将所输入的电能转换为弹性能，再 将该弹性能转换为电能，从而得到谐振现象。例如，在SAW谐振子中， 通过IDT输入的电能被转换为表面声波。该表面声波通过IDT再次转换 为电能并输出。在FBAR中，在上部电极和下部电极之间输入的电能导 致厚度纵向振动(弹性波)。该弹性波通过上部电极和下部电极再次转换 为电能。被衝共给换能器的电能 弹性波的效^1尔为激励效率或转换效率。
作为高频滤波器，例如使用串联或并联连接一端子谐振器而成的梯 (ladder)型滤波器。图2是示出梯型滤波器的结构图的图。在输入端子 In与输出端子Out之间，串联连接有串联谐振子Sll、 S12以及并联连接 有并联谐振子Pll、 P12。利用图3和图4对于梯型滤波器的工作原理进 行说明。梯型滤波器可分解为串联谐振器和并联谐振器。参照图3 (a)， 设串联谐振器的谐振子S21为单端子对谐振器时，在其2个信号端子中， 一方为输入端子In，另一方为输出端子Out。参照图3 (b)，设并联谐振 器的谐振子P21为单端子对谐振器时，在其2个信号端子中， 一方与接 地端子连接，另一方与输入端子In和输出端子Out的短接线路连接。
图3 (c)是示出从串联谐振器和并联谐振器的输入端子In到输出端 子Out的通过特性的图。横轴是频率，纵轴是通过量。串联谐振器的通 过特性由实线示出，并联谐振器的通过特性由虚线示出。串联谐振器的 通过特性具有1个谐振点(谐振频率)^和1个反谐振点(反谐振频率) fas。在谐振点&s处通过量最大，在反谐振点&处通过量最小。另一方面， 并联谐振器的通过特性具有1个谐振点f^和1个反谐振点fap。在谐振点
frp处通过量最小，在反谐振点fap处通过量最大。
图4 (a)是1级结构的梯型滤波器的结构图。参照图4 (a)，串联 谐振子S22作为串联谐振器与输入端子In和输出端子Out串联连接，并 联谐振子P22作为并联谐振器连接在输出端子Out和地之间。此时，设
计为串联谐振器的谐振点frs与并联谐振器的反谐振点fap大体一致。图4
(b)是1级结构的梯型滤波器的从输入端子In到输出端子Out的通过特 性。橫轴表示频率，纵轴表示通过量。通过图4 (a)的结构，串联谐振 器与并联谐振器的通过特性被合成，得到图4 (b)的通过特性。通过量在串联谐振器的谐振点f^和并联谐振器的反谐振点fap附近为最大，在串 联谐振器的反谐振点fas和并联谐振器的谐振点f^处为最小。于是，从并
联谐振器的谐振点f;p至串联谐振器的反谐振点&的频带为通过频带，并
联谐振器的谐振点以下且串联谐振器的反谐振点fas以上的频带为衰减 区域。这样，梯型滤波器作为带通滤波器而工作。
提供了使用这样的使用谐振子的滤波器的天线分波器。天线分波器 使用2个带通滤波器，发送用滤波器配置在发送端子和天线端子之间， 接收用滤波器配置在接收端子和天线端子之间。在天线端子与发送用滤 波器或天线端子与接收用滤波器之间设有匹配电路(例如移相器)。于是， 天线分波器具有把从发送端子输入的发送信号从天线端子输出，和把从 天线端子输入的接收信号从接收端子输出的功能。
对于匹配电路的功能，例如对于在天线端子与接收用滤波器之间设 有匹配电路的情况进行说明。匹配电路具有抑制从发送端子输入的发送 信号的功率侵入接收用滤波器，并使其从天线端子输出的功能。通常， 在发送信号的频带中接收用滤波器的阻抗几乎为0。因此，发送信号的功 率大部分侵入接收用滤波器。因此，通过匹配电路，把接收用滤波器在 发送信号的频带下的阻抗转换为几乎无限大。由此，能够抑制发送信号 的功率侵入接收用滤波器。
专利文献1至专利文献4公开了在构成梯型滤波器的谐振子上并联 连接了电感器的滤波器。图5是上述以往例的滤波器的结构图。参照图5，
在输入端子In与输出端子Out之间串联连接串联谐振子Sll、 S12，在谐 振子Sll和S12间的节点与地之间连接有并联谐振子Pll。在输出端子 Out与地之间连接有并联谐振子P12。而且，在串联谐振子Sll和S12上， 分别并联连接有电感器Lll和L12。通过这样的构成，可得到串联谐振 器的2个反谐振点。因此，通过利用该2个反谐振点能够提供衰减特性 优良的滤波器。并且，专利文献5和6中公开了减低了表面声波谐振子 的激励效率的谐振子。
利用图3和图4说明的具有谐振点、反谐振点的功能(双重谐振特 性)在采用SAW谐振子或FBAR作为谐振子的情况也同样。在本说明书中，把SAW谐振子或FBAR这样具有双重谐振特性的谐振子简称为谐振 子。并且，把单独的谐振子或并联连接有电感器或电容器的谐振子称为 谐振器(单端子对谐振器)。并且，在本说明书中，电容器的符号(例如
Co)也作为电容器的电容来使用。对电感器也同样。
专利文献1日本特开2003-332885号公报
专利文献2日本特开2003-69382号公报
专利文献3日本特开2004-135322号公报
专利文献4日本特开2004-242281号公报
专利文献5日本特开2002-176336号公报
专利文献6日本特开2002-319842号公报 但是，在专利文献1至专利文献4的以往例中，与谐振子并联连接 的电感器体积大，存在谐振器、滤波器以及分波器无法小型化的问题。 并且，2个反谐振点不能任意设定。因此，例如，在利用2个反谐振点的 滤波器中存在设计的自由度低下的问题。

发明内容
本发明鉴于上述课题而提出，其目的在于提供可小型化并且可以提
高设计自由度的滤波器以及天线分波器。
本发明的具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的
特征在于，具有第1谐振子，其是所述串联谐振子和所述并联谐振子 中的至少一个；第2谐振子，其是所述串联谐振子和所述并联谐振子中
的至少一个，且与该第1谐振子相比减低了激励效率；以及电感器，其 与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子是表面声 波谐振子，所述第1谐振子的所有的电极指具有相同宽度、电极指在IDT 所具有的电极上交替连接、且未曾有意地减低该第1谐振子的激励效率。 根据本发明，能够减小安装面积，改善任意频率的衰减量。因此，能够 提供可小型化且可提高设计自由度的滤波器。
本发明的滤波器的特征在于，所述第2谐振子在IDT所具有的2个 电极上交替连接的电极指中，至少有1根电极指连接到相反侧的电极上。根据本发明，能够减低第2谐振子的激励效率。
本发明的滤波器的特征在于，所述第2谐振子具有宽度比IDT所具 有的2个电极上交替连接的电极指宽的电极指。根据本发明，能够减低 第2谐振子的激励效率。
本发明的滤波器的特征在于，所述第2谐振子在IDT所具有的2个 电极上交替连接的电极指中，至少连续的2根电极指被反转了电气极性。 根据本发明，能够减低第2谐振子的激励效率。
本发明的滤波器的特征在于，所述第2谐振子具有在IDT所具有的 2个电极上每隔多根交替地连接的电极指。根据本发明，能够减低第2谐 振子的激励效率。
本发明的滤波器的特征在于，所述第2谐振子的表面声波的传播方 向与所述第1谐振子的传播方向不同。根据本发明，能够与第1谐振子 相比，减低第2谐振子的激励效率。
本发明的滤波器的特征在于，所述第2谐振子的IDT所具有的电极 指的宽度与所述第1谐振子的IDT所具有的电极指的宽度不同。根据本 发明，能够与第1谐振子相比减低第2谐振子的激励效率。
本发明的滤波器的特征在于，所述第1谐振子或所述第2谐振子的 IDT设有对激励不起作用的伪电极指。根据本发明，能够减低损失。
本发明的具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的 特征在于，该滤波器具有第1谐振子，其是所述串联谐振子和所述并 联谐振子中的至少一个；第2谐振子，其是所述串联谐振子和所述并联 谐振子中的至少一个，且与该第1谐振子相比减低了激励效率；以及电 感器，其与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子 是压电薄膜谐振子，所述第2谐振子的压电膜相对于上部电极膜的膜厚 比小于所述第1谐振子的压电膜相对于上部电极膜的膜厚比，且所述第2 谐振子的压电膜相对于下部电极膜的膜厚比小于所述第1谐振子的压电 膜相对于下部电极膜的膜厚比。根据本发明，能够与第1谐振子相比减 低第2谐振子的激励效率。
本发明的具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的特征在于，该滤波器具有第1谐振子，其是所述串联谐振子和所述并 联谐振子中的至少一个；第2谐振子，其是所述串联谐振子和所述并联 谐振子中的至少一个，且与该第1谐振子相比减低了激励效率；以及电 感器，其与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子 是压电薄膜谐振子，所述第2谐振子的上部电极膜和下部电极膜的至少一 方的膜厚比所述第1谐振子的对应的上部电极膜或下部电极膜的膜厚厚。根 据本发明，能够与第1谐振子相比减低第2谐振子的激励效率。
本发明的具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的 特征在于，该滤波器具有第1谐振子，其是所述串联谐振子和所述并 联谐振子中的至少一个；第2谐振子，其是所述串联谐振子和所述并联 谐振子中的至少一个，且与该第1谐振子相比减低了激励效率；以及电 感器，其与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子 是压电薄膜谐振子，所述第2谐振子的压电膜的膜厚比所述第1谐振子 的压电膜薄。根据本发明，能够与第1谐振子相比减低第2谐振子的激 励效率。
本发明的具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的 特征在于，该滤波器具有第1谐振子，其是所述串联谐振子和所述并 联谐振子中的至少一个；第2谐振子，其是所述串联谐振子和所述并联 谐振子中的至少一个，且与该第1谐振子相比减低了激励效率；以及电 感器，其与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子 是压电薄膜谐振子，所述第2谐振子的薄膜区域的面积小于所述第1谐 振子的薄膜区域的面积，该薄膜区域是各谐振子的上部电极膜、压电膜 和下部电极膜重叠的区域。根据本发明，能够与第1谐振子相比减低第2 谐振子的激励效率。
本发明的具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的 特征在于，该滤波器具有第1谐振子，其是所述串联谐振子和所述并 联谐振子中的至少一个；第2谐振子，其是所述串联谐振子和所述并联 谐振子中的至少一个，且与该第1谐振子相比减低了激励效率；以及电 感器，其与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子是压电薄膜谐振子，所述第2谐振子所具有的静电电容比所述第1谐振
子的静电电容小。根据本发明，能够与第1谐振子相比减低第2谐振子
的激励效率。
本发明的滤波器的特征在于，所述滤波器包括并联地连接了 2个以 上的所述第2谐振子。根据本发明，能够减低第2谐振子的激励效率。
本发明的滤波器的特征在于，所述电感器是在安装有所述第1谐振 子和所述第2谐振子的封装内或在其上作为线路图案而形成的电感器。
本发明的滤波器的特征在于，所述电感器形成在形成有所述第1谐 振子和所述第2谐振子的同一基板上。根据本发明，能够削减安装面积。
本发明的滤波器的特征在于，所述电感器形成在形成有所述第1谐 振子和所述第2谐振子的基板以外的基板上。另外，本发明的滤波器的 特征在于，所述电感器是在安装有所述第1谐振子和所述第2谐振子的 封装外或在其内设置的芯片电感器。
本发明的天线分波器的特征在于，具有天线端子和与所述天线端子 连接的第1滤波器和第2滤波器，所述第1滤波器和第2滤波器的至少 一方是前述的滤波器。根据本发明，能够提供安装面积小，并可改善任 意频率的衰减量的天线分波器。
本发明的天线分波器的特征在于，所述第1滤波器和第2滤波器的至少 一方是前述的梯型滤波器，包括 一个或多个串联谐振子； 一个或多个并联 谐振子；所述第1谐振子；所述第2谐振子，该第2谐振子与所述第1谐振 子相比减低了谐振效率；以及与所述第2谐振子并联连接的所述电感器，其 中，所述一个或多个串联谐振子和所述一个或多个并联谐振子中的至少一个 是所述第2谐振子；并且与所述电感器并联连接的所述第2谐振子是离所述 天线端子最近的串联谐振子。根据本发明，并联地连接有电感器的第2谐振 子作为分波器的匹配电路起作用，并且能够用于改善滤波器的衰减特性。
根据本发明，能够提供可小型化且提高设计自由度的滤波器以及天 线分波器。


图1 (a)是示出谐振子的图。图1 (b)是SAW谐振子的俯视图， 图l (c)是FBAR的俯视图，图l (d)是FBAR的剖面图。 图2是梯型滤波器的结构图。
图3 (a)是串联谐振器的结构图，图3 (b)是并联谐振器的结构图， 图3 (c)是示出串联谐振器和并联谐振器的通过特性的图。
图4 (a)是1级梯型滤波器的结构图，图4 (b)是示出1级梯型滤 波器的通过特性的图。
图5是以往例的梯型滤波器的结构图。
图6 (a)是示出谐振子的等价电路的图，图6 (b)是示出谐振子的 通过特性的图。
图7 (a)是以往例的谐振器的结构图，图7 (b)是示出以往例的等 价电路的图，图7 (c)是示出以往例的谐振器的通过特性的图。
图8是示出在以往例的谐振器中对于Q)和Q)XL21的反谐振频率和 谐振频率的图。
图9 (a)是减低了激励效率的谐振子的结构图，图9 (b)是示出其 等价电路的图，图9 (c)是示出其通过特性的图。
图10 (a)是实施例1的谐振器的结构图，图10 (b)是示出实施 例1的谐振器的等价电路的图，图10 (c)是示出实施例1的谐振器的 通过特性的图。
图11是示出在实施例1的谐振器中对于Co和Q)XL31的反谐振频 率和谐振频率的图。
图12 (a)是以往例1的谐振器的结构图，图12 (b)是比较例1的 谐振器的结构图，图12 (c)是实施例1的谐振器的结构图。
图13 (a)是示出以往例1、比较例1和实施例1的谐振器的通过特 性的图。图13 (b)是反谐振点1附近的放大图。
图14 (a)是正规型谐振子(谐振子0)的平面图，图14 (b)是电 极指周边的放大图。
图15 (a)是减低了激励效率的谐振子(谐振子1)的平面图，图15 (b)是电极指周边的放大图。图16是减低了激励效率的谐振子(谐振子2)的平面图。
图17是减低了激励效率的谐振子(谐振子3)的平面图。
图18 (a)是减低了激励效率的谐振子(谐振子4)的平面图，图18 (b)是电极指周边的放大图。
图19 (a)是减低了激励效率的谐振子(谐振子5)的平面图，图19 (b)是电极指周边的放大图。
图20是减低了激励效率的谐振子(谐振子6)的平面图。
图21 (a)是减低了激励效率的谐振子(谐振子7)的平面图，图21 (b)是电极指周边的放大图。
图22 (a)是减低了激励效率的谐振子(谐振子8)的平面图，图22 (b)是电极指周边的放大图。
图23是减低了激励效率的谐振子(谐振子9)的平面图。
图24 (a)是减低了激励效率的谐振子(谐振子10)的平面图，图 24 (b)是电极指周边的放大图。
图25 (a)是第1谐振子(谐振子OO)的剖面图，图25 (b)是减低 了激励效率的谐振子(谐振子01)的剖面图，图25 (c)是示出与膜厚 比相对的激励效率的图。
图26 (a)是第1谐振子(谐振子OO)的平面图，图26 (b)是其结 构图。图26 (c)是减低了激励效率的谐振子(谐振子02)的平面图， 图26 (d)是其结构图。图26 (e)是示出与谐振子的静电电容相对的激 励效率的图。
图27 (a)是以往例2的分波器的结构图，图27 (b)是比较例2的 分波器的结构图，图27 (c)是实施例2的分波器的结构图。
图28是示出减低了以往例2的分波器的激励效率的谐振器的结构的图。
图29 (a)是以往例2的分波器的芯片的俯视图，图29 (b)是安装 芯片前的堆叠封装的俯视图(设置盖之前)，图29 (c)是堆叠封装的从 上方观察的透视图。
图30 (a)是比较例2的分波器的芯片的俯视图，图30 (b)是安装 芯片前的堆叠封装的俯视图(设置盖之前)，图30 (c)是堆叠封装的从上方观察的透视图。
图31是实施例2的分波器的芯片的俯视图。
图32 (a)是安装芯片前的堆叠封装的俯视图(设置盖之前)，图32 (b)是堆叠封装的从上方观察的透视图，图32 (c)是安装芯片并设置 盖后的堆叠封装的剖面图。
图33 (a)是示出以往例2、比较例2以及实施例2的分波器的接收 用滤波器和发送用滤波器的通过特性以及天线端子的反射特性的图，图 33 (b)是接收用滤波器和发送用滤波器的通过特性的通过频带附近的放 大图。
图34 (a)是安装了实施例3的分波器的芯片后的堆叠封装的俯视图 (设置盖之前)，图34 (b)是安装芯片并设置盖后的堆叠封装的剖面图。 图35是实施例3的分波器的堆叠封装内的堆叠层的俯视图。 图36是安装了实施例4的分波器的芯片后的堆叠封装的俯视图(设 置盖之前)。
图37是安装了实施例5的分波器的芯片后的堆叠封装以及安装了堆 叠封装的印刷基板的俯视图(设置盖之前)。
图38是安装了实施例6的分波器的芯片后的堆叠封装的俯视图(设 置盖之前)。
图39是安装了实施例7的分波器的芯片和IPD芯片后的堆叠封装的 俯视图(设置盖之前)。
图40是实施例8的分波器的结构图。 图41是实施例9的分波器的结构图。 图42是实施例10的分波器的结构图。 图43是实施例11的梯型滤波器的结构图。 图44是实施例12的梯型滤波器的结构图。
图45 (a)是实施例13的滤波器的结构图，图45 (b)是双模SAW 滤波器的俯视图。
图46是实施例14的滤波器的结构图。
图47 (a)是实施例15的滤波器的结构图，图47 (b)是平衡型SAW滤波器的俯视图。
具体实施例方式
以下，对于在以往例中能够改善衰减特性的机理进行说明。首先，
对于谐振子的谐振点叫、反谐振点①a进行说明。图6 (a)是示出图1 (a) 中示出的谐振子的等价电路(双重谐振模型)的图。参照图6 (a)，在输 入端子In和输出端子Out之间连接有谐振子所具有的电容CQ，与Q并 联地、串联连接有电感Lm和电容Cm。在此，电容Q)在SAW谐振子中 相当于由IDT产生的静电电容，在FBAR中相当于上部电极与下部电极
之间的静电电容。Lm和Cm是决定谐振频率和反谐振频率的参数。
在图6(a)的等价电路中，使输入端子In和输出端子Out之间的阻 抗为0的频率是谐振频率&，使导纳Y为0的频率是反谐振频率fa。另 外，谐振角频率为co产2兀f;且反谐振角频率为coa=2;rfa。通过求解Z-O和
Y=0，能够得出式1的谐振角频率叫和反谐振角频率COa。
(式1)
<formula>formula see original document page 14</formula>
在此，考虑把谐振角频率叫和反谐振角频率COa固定为一定值。求解 式l,得出Lm和Cm作为Q)的函数的式子，如式2所示。 (式2)
〗 c0( ) k(cn)=---, C—(CJ=
图6 (b)是示出利用图6 (a)的等价电路和式2计算出的与谐振子 的频率相对的衰减量的图。在此，设谐振频率fr为1900MHz、反谐振频 率fa为1970MHz、 Q)为2.0pF。参照图6 (b)，在谐振点&(叫)处衰减量
为最小，在反谐振点f"COa)处衰减量为最大。
接着，对于在以往例的谐振子上并联连接有电感器的谐振器进行说明。图7 (a)是该谐振器的结构图，图7 (b)是其等价电路。参照图7 (a)，电感器L21与设置在输入端子In和输出端子Out之间的谐振子S21 并联连接。参照图7 (b)，电感器L21与在图6 (a)中说明的谐振子的 等价电路并联连接。利用该等价电路，求使阻抗Z为0的谐振角频率oA， 则得到式3。在该情况下，与单独的谐振子的情况下的谐振角频率叫相 等。
(式3)
另一方面，求使导纳Y为O的反谐振角频率，则如式4和式5所示 可得到反谐振点1 co'al和反谐振点2 co'c的2个反谐振角频率。 (式4)
(式5)
W ， = j "0匕21 w a "' H， w a' qL21" r
V 2C0L21
图7 (c)是示出利用图7 (b)的等价电路计算出的与7 (a)的谐振 器的频率相对的衰减量的图。在此，设谐振频率f;为1900MHz、反谐振 频率f;为1970MHz、 Co为2.0pF、 L21为3.64nH。参照图7 (c)，在谐振 点fV(coV)处衰减量为最小，在反谐振点1 f"co^)和反谐振点2 fJC0'a2)处
衰减量为极大。即，反谐振点1 fa"C0'ai)和反谐振点2fa2(C0'a2)成为衰减极。 以往例的具有附加了并联电感器的谐振器的梯型滤波器利用反谐振点1 或反谐振点2来改善滤波器的衰减特性。
根据式4和式5，反谐振点l fai(CO^)和反谐振点2 fa2(C0'a2)由Q)和
L21的乘积决定。图8是示出将L21固定在3.64nH，谐振子S21的与电 容容量Co相对的反谐振频率f^以及fa2的图。横轴为C。和Q)XL21，纵
轴为反谐振频率和谐振频率。参照图8，反谐振频率fal以及由一个参数(Q)XL21)唯一地决定。因此，例如，在利用2个反谐振点(衰减极) 而设计的滤波器中，当把一个反谐振点设在所期望的频率时，不能把另 一个反谐振点设计在所期望的频率值处，设计的自由度减低。 (实施例1)
以下，对于实施例1的谐振器的结构和原理进行说明。在谐振子中， 在固定谐振频率的状态下，如果减低谐振子的激励效率，则谐振频率保 持不变，仅反谐振频率降低。如果设激励效率的减低率为x%，则利用 x=0时的谐振频率ff。和反谐振频率fa。，反谐振频率fa如式6所示。 (式6)
f =f -x(f -f )
对在图6中说明的谐振器的模型中取入激励效率的减低率x作为参 数的情况进行说明。图9 (a)是在输入端子In和输出端子Out之间连接 有减低了激励效率的谐振子S31的谐振器的结构图，图9 (b)是示出谐 振子S31的等价电路(双重谐振模型)的图。与图6 (a)的等价电路相 比，附加了x作为Lm和Qn的参数。其它的结构与图6 (a)相同。在此， 设x-0时的谐振角频率为叫。、反谐振角频率为coaQ，则谐振角频率叫和
反谐振角频率(Oa由式7表示。
(式7)
wr=cur0 ， oja =oja0-x(wa0-ojr0)
另外，利用式7的谐振角频率叫、反谐振角频率COa计算Lm和Cm，
则由式8表示。 (式8)
1 G0(o;a2 -wr2 )
Lm(C0, X )=---,Cm(C0 ， X )=-------------------—
图9 (c)是示出利用图9 (b)的等价电路和式7计算出的与谐振子 的频率相对的衰减量的图。在此，设x为OX时的谐振频率&为1900MHz、 反谐振频率f;为1970MHz、 Co为2.0pF，计算x为0%、 20°/。、 40%、 60%、 80°/。的情况。x为0%时的曲线与图6 (b)相同。当x变大时，谐振点f"co》的频率不变，反谐振点fa(Og的频率变低。
接着，对于在减低了激励效率的谐振子S31上并联地连接了电感器
L31的实施例1的谐振器进行说明。图10 (a)是实施例1的谐振器18 的结构图。参照图10 (a)，实施例1的谐振器具有设置在输入端子In 和输出端子Out之间、减低了激励效率的谐振子S31;和与谐振子S31 并联连接的电感器L31。图10 (b)是实施例1的谐振器18的等价电路 (双重谐振模型)。在图9 (b)的谐振子的等价电路上并联地附加了电感 L31 。如式10所示，使谐振器18的阻抗Z为0的谐振角频率co'V与谐振 子S31的谐振角频率叫相等。 (式9)
另一方面，求使导纳Y为O的反谐振角频率，则如式10和式11所
示可得到反谐振点1 0)"al和反谐振点2 C0"a2的2个反谐振角频率。
<formula>formula see original document page 17</formula>(式IO)
<formula>formula see original document page 17</formula>(式11)
<formula>formula see original document page 17</formula>
图10 (c)是示出利用图10 (b)的等价电路计算出的实施例1的谐
振器的与频率相对的衰减量的图。在此，设X为0%时的谐振频率fr为
1900MHz、反谐振频率fa为1970MHz、 Qj为2.0pF、 L31为1.82nH，设 x为0。/。、 20%、 40%、 60%和80%。参照图10 (c)，在谐振点fV(co'V)处
衰减量为最小，在反谐振点1 f^(CO、)以及反谐振点2 f'a2(C0"a2)处衰减量 为极大。即，反谐振点1 f'ai(CO"a0以及反谐振点2 f'a2(C0"a2)成为衰减极。 因此，与以往例的谐振器同样，实施例1的谐振器也能够利用反谐振点1 或反谐振点2来改善梯型滤波器的衰减特性。
图11是示出把L31固定为3.64nH，使x从0%到80%变化时的与Co相对的反谐振频率f^和f'a2的图。横轴表示Q)和C()XL31，纵轴表示
反谐振频率和谐振频率。参照图11，反谐振频率f'M和f'a2可以由参数(Q)
XL31)和x来决定。因此，可以任意地设定2个反谐振点。因此，例如， 即使在利用2个反谐振点(衰减极)设计的滤波器中，也可以将2个反 谐振点设计在所期望的频率处，能够提高设计的自由度。例如，当期望 抑制2个不同的频带时，能够将一个反谐振点和另一个反谐振点设定在 各自的应抑制的频带上。因此，能够抑制2个不同频带。
接着，对于把2个反谐振点中的一个(反谐振点1)用作为衰减极 的情况下的实施例1的谐振器的效果进行说明。图12 (a)是以往例1的 谐振器18a的结构图，图12 (b)是比较例1的谐振器18b的结构图，图
12 (c)是实施例1的谐振器18的结构图。参照图12 (a)，以往例1的 谐振器18a是在具有0.885pF电容的谐振子S21上并联地附加了 4.8nH的 电感器L21的谐振器。参照图12 (b)，比较例1是以谐振器18a的电感 器的小型化为目的，设谐振子S22的电容为1.212pF，并联地附加的电感 器L22的电感为3.5nH的例子。以往例1的(QXL21)与比较例1的(Q) XL22)几乎为相同数值。因此，以往例1与比较例1具有大致相同的反 谐振点1。参照图12 (c)，相对于所有的电极指具有相同的宽度、具有 交替地连接在2个电极上的IDT的表面声波谐振子，实施例1的谐振器 18具有减低了激励效率的第2谐振子S31、和与第2谐振子S31并联连 接的电感器L31。设谐振子S31的电容为1.478pF，激励效率的减低率x 为40%，电感器L31的电感为与比较例1相同的3.5nH。由此，反谐振 点1与以往例l相同。
图13 (a)是示出以往例1、比较例1和实施例1的谐振器的通过特 性的计算结果的图，横轴表示频率，纵轴表示衰减量。图13 (b)是图
13 (a)的反谐振点1附近的放大图，示出了对于利用该谐振器制作的滤 波器所要求的衰减区域和通过区域。参照图13 (a)， 3个谐振器的反谐 振点1的频率几乎一致。参照图13 (b)，在求出的衰减区域中，与以往 例1相比，比较例1的衰减量小、衰减特性不好。另一方面，实施例1 与以往例1的曲线几乎重合，为同等程度的衰减特性。电感器需要大面积，因此安装面积变大。所以，通过使以往例1的
谐振器18a成为比较例1或实施例1的谐振器18b、 18，能够削减安装面 积。比较例1把反谐振点设为与以往例1相同，因此谐振子S22的电容 比以往例1大。于是，衰减特性如图13 (b)所示那样恶化。但是，实施 例1的谐振器18通过把激励效率设定得低于比较例1，能够使衰减特性 变为与以往例l相同的程度。
以下，对于谐振子的减低激励效率的结构进行说明。例如，在后述 的实施例2至14的分波器和滤波器中，把标准的谐振子作为第1谐振子， 把并联连接了电感器的、与第1谐振子相比减低了激励效率的谐振子作 为第2谐振子。
首先，对于SAW谐振子的减低激励效率的结构进行说明。所有的电 极指具有相同宽度、电极指在IDT所具有的2个电极上交替连接、且未 曾有意地减低激励效率的谐振子称为正规型谐振子。图14 (a)是作为正 规型谐振子的谐振子O的平面图，图14 (b)是图14 (a)的电极指附近 的放大图。在2个反射器R0之间设有叉指式换能器IDT0。 IDTO由电极 80和电极82构成，电极指84连接在电极80上，电极指86连接在电极 82上，电极指84、 86交替地连接到IDT的两个电极80、 82上。电极指 84和86各有20根，电极的对数(IDT的对数)是20对。电极指84和 86的宽度与电极指84和86的间隔长度相等，此时激励效率最大。电极 指84与电极指86重合的距离是开口长度，设为w。若设开口长度为w、 电极指的对数为n、真空中的介电常数为Sq、压电基板的相对介电常数为 sr，则正规型谐振子的静电电容Q)由式12表示。 (式12)
C0 = ￡0.￡r-W.n
图15 (a)是示出IDT所具有的2个电极上交替连接的电极指之中， 至少1根电极指连接到相反侧的电极上的第2谐振子(谐振子1)的平面 图，图15 (b)是图15 (a)的放大图。在谐振子1的叉指型换能器IDT1 中，作为电极指84应该连接到电极80上的电极指的一部分连接到了相 反侧的电极82上，成为电极指86a。这样，把电极指连接到与正规型谐振子中连接的极性相反的极性的电极上，这称为电极指的间疏。在被间
疏的电极指86a处，不会激励表面声波，因此谐振子1的激励效率比正 规型谐振子(谐振子0)低。图15 (a)中电极指86a是5根。因此，间 疏率为25%，激励效率的减低率x为25n/。。在被间疏的电极指46a处不 产生静电电容，因此IDT1的静电电容变为IDTO的(l一x)倍。IDT的 静电电容由式12示出。因此，为了使谐振子l的静电电容与正规型谐振 子相同，优选把开口长度修正为w/(l—x)。此外，根据式12，虽然也有 通过增加电极指的对数来使静电电容与正规型谐振子(谐振子0) —致的 方法，但是如果增加电极指的对数，激励效率的减低率x也会变化，因 此最好是通过开口长度来进行调节。
图16是随机地间疏了电极指的第2谐振子(谐振子2)的例子。在 叉指型换能器IDT2中，被间疏的电极指为3根电极指86a、 2根电极指 84a。与谐振子1同样，x=25%，最好与谐振子1 一样地修正开口长度， 设为w/(l-x)。在谐振子1中，因为间疏是周期性的，所以发生寄生响应。 通过谐振子2这样随机地间疏电极指，能够抑制寄生响应。
图17是具有比在IDT所具有的2个电极上交替连接的电极指的宽度 宽的电极指84b、 86b的第2谐振子(谐振子3)的例子。叉指型换能器 IDT3具有比与谐振子2的被间疏的电极指84a、 86a邻接的相同极性的3 根电极指更粗的电极指84b、 86b (片状电极，sheet electrode),电极指 84b、 86b分别连接到电极80、 82上。在谐振子3中，也与谐振子1和谐 振子2同样，在电极指84b、 86b处不激励表面声波。电极指84b、 86b 为5根，x=25%。最好与谐振子1和谐振子2同样地修正开口长度，设 为w/(l-x)。并且，与谐振子2同样，通过随机地设置电极指84b、 86b， 能够抑制寄生响应。
图18 (a)是具有设置了对表面声波的激励不起作用的伪电极的IDT 的第2谐振子(谐振子4)的例子，图18 (b)是其放大图。与谐振子2 同样，叉指型换能器IDT4具有被间疏的电极指84d、 86d。在与电极指 84、 84d的末端相对的一侧，设有与电极82连接且对表面声波的激励不 起作用的伪电极86c。并且，在与电极指86、 86d的末端相对的一侧，设有与电极80连接且对表面声波的激励不起作用的伪电极84c。由于伪电 极84c、 86c， IDT4变为波导结构，能够抑制表面声波的泄漏而得到低损 失的谐振子。减低率x和开口长度的修正方法与谐振子2相同。并且， 也可在不减低激励效率的第1谐振子上设置伪电极。
图19 (a)是在IDT所具有的2个电极上交替连接的电极指之中， 至少连续的2根电极指被反转了电气极性的第2谐振子(谐振子5)的例 子，图19 (b)是其放大图。在叉指型换能器IDT5中，将随机位置的2 根连续的电极指86e、 84e连接到与正规型谐振子相反的电极82、 80上， 反转电气极性。被反转了极性的电极指84e、 86e激励出相对于由其它的 电极指84、 86激励的表面声波相位相差180°的表面声波。因此，由电 极指84e、 86e激励的表面声波抵消了由电极指84、 86激励的表面声波， 减低了激励效率。当设置1对被反转极性的电极指时，与设置2对间疏 电极时的减低率相等。在谐振子5中设有2对反转的电极指84e、 86e， 因此被反转的电极指(2对)相对于全部电极指的对数(20对)的比率 (反转率)为10%。因此，激励效率的减低率x为20%。在反转的电极 指84e、 86e的两侧不产生静电电容，因此IDT5的静电电容变为IDT0的 (1—x/2)倍。因此，为了使谐振子l的静电电容与正规型谐振子相同，优 选把开口长度设为w/(1 —x/2)。
图20是使表面声波的传播方向成为不同于第1谐振子的方向的第2 谐振子(谐振子6)的例子。压电基板具有各向异性，激励效率随着表面 声波的传播方向而改变。因此，如图20所示，对于将表面声波的传播方 向选择为提高激励效率的正规型谐振子，通过改变表面声波的传播方向， 可以减低激励效率。谐振子6的静电电容与谐振子0几乎相同，因此优 选设开口长度为w。
图21 (a)是IDT所具有的电极指的宽度与第1谐振子的IDT所具 有的电极指的宽度不同的第2谐振子(谐振子7)的例子，图21 (b)是 其放大图。设叉指型换能器IDT7的电极指84f、 86f的宽度为We，电极 指84f和86f之间的间隔为Wg时，当We与Wg相等时激励效率最大。 因此，例如通过在第1谐振子中使We与Wg相等，并使谐振子7的IDT所具有的电极指的宽度与第1谐振子的IDT所具有的电极指的宽度不同， 能够减低激励效率。根据Wg谐振子7的静电电容改变，因此，如果设 与第1谐振子的静电电容相比的减少率为1/a,则优选开口长度为aXw。
图22 (a)是在IDT具有的2个电极上每隔2根交替地连接电极指 的第2谐振子(谐振子8)的例子，图22 (b)是其放大图。谐振子8的 叉指型换能器IDT8的电极指84g、 86g的宽度是正规型谐振子(谐振子 0)的一半，各谐振子每隔2根交替地连接到电极80、 82上。因此，与 正规型谐振子中对于IDT的每1个周期设置2根电极指84、 86 (单电极) 相比，在谐振子8中对与IDT的每1个周期设置4根电极指84g、 86g(双 电极)。双电极与单电极相比能够减低激励效率。并且，双电极的静电电 容是单电极的W倍。因此，谐振子8的开口长度优选设为w/W。这样， 通过在第2谐振子的IDT所具有的2个电极上每隔多根交替地连接电极 指，能够减低激励效率。
图23是在谐振子上形成了电介质膜的第2谐振子(谐振子9)的例 子。谐振子9在图14 (a)所示的正规型谐振子上形成了例如氧化硅膜等 的电介质膜81。当在SAW谐振子上形成电介质膜时，谐振子的激励效 率减低。这样，通过在谐振子上形成比第1谐振子厚的电介质膜，能够 得到与第1谐振子相比减低了激励效率的低激励谐振子。此外，谐振子9 的静电电容与谐振子O几乎相同，因此优选设开口长度为w。
图24 (a)是通过实施Apotized加权减低了激励效率的第2谐振子 (谐振子10)的例子，图24 (b)是其放大图。Apotized加权是指，使 叉指式换能器IDT10的电极指84h、 86h的交叉宽度沿表面声波的传播方 向变化的加权方法。按照交叉宽度的加权形状，伪电极长度(与电极指 84h相对的86h)也沿传播方向变化。当实施了 Apotized加权时，激励效 率相应于加权形状而减低。通过进行Apotized加权，IDT10的静电电容 减低，因此如果设与正规型谐振子的静电电容相比的减少率为1/a，则优 选开口长度设为aXw。
并且，也可以通过形成谐振子的铝等的电极膜的膜厚的改变来减低 激励效率。电极膜厚越薄，激励效率越小。因此，通过使第2谐振子(谐振子11)的电极膜厚薄于第1谐振子的电极膜厚，能够减低第2谐振子 的激励效率。
以上，示出了减低了表面声波谐振子的激励效率的第2谐振子的例
子，但只要是减低激励效率的结构，不限于这些，可以是任意的结构。 并且，谐振子l至谐振子ll可任意组合。
接着，对于FBAR的减低激励效率的结构进行说明。图25 (a)是 标准FBAR (谐振子OO)的剖面图，结构与图1 (d)相同，对于相同部 件赋予相同标号，并省略说明。谐振子00作为上部电极膜73和下部电 极膜75的膜厚具有tmO，作为压电膜74的膜厚具有tp0。图25 (b)是 与谐振子OO相比减低了激励效率的谐振子Ol的剖面图。谐振子Ol除各 膜的膜厚不同以外，与图25 (a)相同，对于相同部件赋予相同标号，并 省略说明。谐振子01的上部电极膜73和下部电极膜75a的膜厚tml比 tmO厚，压电膜74a的膜厚tpl比tpO薄。图25 (c)是示出FBAR的上 部电极膜73和下部电极膜75的膜厚tm与压电膜tp的膜厚tp之间的膜 厚比(tm/tp)与激励效率的图。膜厚比(tm/tp)大，则激励效率低。因 此，通过把第2谐振子的压电膜74相对于上部电极膜73的膜厚比和压 电膜74相对于下部电极膜75的膜厚比设定为小于第1谐振子的相应的 压电膜相对于上部电极膜或下部电极膜的膜厚比，能够与第1谐振子相 比减低第2谐振子的激励效率。
另外，通过将第2谐振子的上部电极膜73和下部电极膜75的至少 一方的膜厚设定为厚于第1谐振子的相应的上部电极膜73或下部电极膜 75的膜厚，能够与第1谐振子相比减低第2谐振子的激励效率。并且， 通过将第2谐振子的压电膜74的膜厚设定为薄于第1谐振子的压电膜， 能够与第1谐振子相比减低第2谐振子的激励效率。
图26 (a)是标准FBAR (谐振子00)的俯视图，图26 (b)是结构 图。图26 (a)和图26 (b)是与图1 (c)和图1 (a)相同的图，对于相 同部件赋予相同标号，并省略说明。在图26 (a)中上部电极膜73、压 电膜74和下部电极膜75重叠的区域是薄膜区域78。图26 (c)是并联 地连接了 2个FBAR的谐振子(谐振子02)的俯视图，图26 (d)是结构图。在谐振子02中，并联连接了 2个谐振子S23，各谐振子S23的薄 膜区域78a的面积为谐振子00的薄膜区域78的面积的1/2。图26 (e) 是示出与谐振子的静电电容相对的激励效率的图。谐振子的静电电容越 大，激励效率越高。因此，通过如谐振子02那样，并联地连接使2个薄 膜区域的面积为1/2、静电电容为1/2的谐振子，能够实现静电电容不变、 减低了激励效率的谐振子。这样，通过并联连接n个使薄膜区域的面积 为l/n的谐振子，能够实现减低了激励效率的谐振子。
这样，通过使第2谐振子的薄膜区域78a的面积小于第1谐振子的 薄膜区域78的面积，能够与第1谐振子相比减低第2谐振子的激励效率。 另外，通过使第2谐振子的静电电容小于第1谐振子的静电电容，能够 与第1谐振子相比减低第2谐振子的激励效率。进一步，通过并联连接2 个以上这样的谐振子，能够减小激励效率。
以上，示出了压电薄膜谐振子中减低激励效率的结构例，但只要是 减低激励效率的结构，不限于这些，可以是任意的结构。并且，谐振子 01和谐振子02可组合。
在后述的实施例2至实施例14的分波器和滤波器中，通过使用谐振 子1至谐振子11以及谐振子01和谐振子02，能够设置相对于第1谐振 子减低了激励效率的第2谐振子。 (实施例2)
实施例2是将实施例1的谐振器18应用于天线分波器中的例子。图 27是所制作的分波器的结构图。图27 (a)是使用了图12 (a)中所示的 以往例1的谐振器18a的以往例2的分波器100a的结构图，图27 (b) 是使用了图12 (b)中所示的比较例1的谐振器18b的比较例2的分波器 100b的结构图，图27 (c)是使用了图12 (c)中所示的实施例1的谐振 器18的实施例2的分波器100的结构图。
参照图27 (c)，实施例2的分波器100具有连接在天线端子Ant和 接收端子Rx之间的接收用滤波器lO (第l滤波器)。并且，具有由连接 在接收用滤波器10和天线端子Ant之间的谐振器18构成的匹配电路。 并且，具有连接在天线端子Ant和发送端子Tx之间的发送用滤波器12(第2滤波器)。接收用滤波器10是具有并联谐振子P1至P3、串联谐振
子Sl至S4和S31的梯型滤波器。发送用滤波器12是具有并联谐振子 P5和P6以及串联谐振子S5至S8的梯型滤波器。并且，谐振子S31作 为匹配电路的谐振子工作的同时，也作为接收用滤波器10的谐振子工作。
参照图27 (a)，以往例2的分波器100a除把以往例1的谐振器18a 用作为匹配电路和接收用滤波器10a的谐振器之外，与实施例2相同， 并省略说明。参照图27 (b)，比较例2的分波器100b除把比较例1的谐 振器18b用作为匹配电路和接收用滤波器10b的谐振器之外，与实施例2 相同，并省略说明。
以往例2的谐振子S21是图14的谐振子0，比较例2的谐振子S22 是开口长度为图14 (a)的谐振子0的1.55倍的谐振子。图28是示出实 施例2的分波器100的谐振器18的图。在输入端子In与输出端子Out 之间并联连接有减低了激励效率的谐振子S31和电感器L31 。谐振子S31 具有在图17中说明的电极指84b和86b (片状电极)和在图18中说明的 伪电极84c和86c。设有8根电极指84b和86b (片状电极)。因此，激 励效率的减低率x为8/20=40%。
图29和图30是分别示出以往例2、比较例2的分波器的安装状态 的图，图31和图32是示出实施例2的分波器的安装状态的图。
图31是制作实施例2的滤波器而成的芯片15的俯视图。图中，用 黑色示出的区域是形成金属(例如铝)的区域。在压电基板14上形成利 用了由SAW谐振器构成的梯型滤波器的接收用滤波器10和发送用滤波 器12。在接收用滤波器10中串联谐振子S31和Sl至S4串联连接。S4 与Rx端子连接，并联谐振子P3与Rx端子连接，在串联谐振子S2和S3 之间连接有并联谐振子P2，并联谐振子P3、 P2的另一方的端子与接地 端子Gnd连接。在串联谐振子S31和S1之间连接有并联谐振子P1， Pl 的另一方的端子与接地端子Gnd连接。在谐振子S31和Sl之间还连接有 端子L。谐振子S31的另一方与天线端子Ant连接。
在发送用滤波器12中串联连接了串联谐振子S5至S8。串联谐振子 S5和S8分别与天线端子Ant和Tx端子连接，在串联谐振子S5和S6之间连接有并联谐振子P5，在串联谐振子S7和S8之间连接有并联谐振子 P6，并联谐振子P7和P8的另一方的端子与接地端子Gnd连接。在各端 子Ant、 L、 Tx、 Rx和Gnd上形成有Au凸块(bump)。
图32 (c)是实施例2的安装芯片后的封装的剖面图。在堆叠封装 30的芯片安装面32上使用凸块20对芯片15进行倒装安装(面朝下安装)。 在芯片安装面32上，形成有压紧凸块的导体的凸块焊盘(bump pad)。 凸块焊盘36与由导体填充的通孔38连接。通孔38贯通到堆叠封装30 的背面34，与形成在背面34上的导体底脚焊盘(footpad) 40连接。利 用盖31 (cap)对堆叠封装30的空腔部进行气密密封，完成分波器100。
图32 (a)是堆叠封装30的安装芯片15前的俯视图。图中，以黑色 示出的区域是形成金属(例如金)的区域。在芯片15上形成的凸块20 压紧在凸块焊盘36上，芯片15与凸块焊盘36电连接。芯片15的端子 Ant、 L、 Tx、 Rx以及Gnd分别被压紧在凸块焊盘AntB、 LB、 TxB、 RxB 和GndB上。在凸块焊盘AntB和LB之间通过线路图案形成电感器51。 电感器51的电感为3.5nH。由此，在芯片上形成的谐振子S31上并联地 连接了电感器51。凸块焊盘AntB、 TxB、 RxB和GndB与通孔38连接。
图32 (b)是从上方观察堆叠封装30的背面34的透视图。在背面 34上形成有底脚焊盘40。与凸块焊盘AntB、 TxB、 RxB和GndB连接的 通孔38分别与底脚焊盘AntF、 TxF、 RxF和GndF连接，并与堆叠封装 30的外部连接。以上这样，对谐振子S31并联地附加了电感器51。
图29 (a)是以往例2的分波器的芯片的俯视图，图29 (b)是堆叠 封装30的安装芯片前的俯视图，图29 (c)是堆叠封装30的背面34的 透视图。在以往例2中，除谐振子S21是未减低激励效率的谐振子、电 感器50的电感为4.8nH以及电感器面积大之外，其它与示出实施例2的 图31、图32 (a)和图32 (b)相同。
图30 (a)是比较例2的分波器的芯片的俯视图，图30 (b)是堆叠 封装30的安装芯片前的俯视图，图30 (c)是堆叠封装30的背面34的 透视图。除图30 (a)的谐振子S22是未减低激励效率的谐振子之外，其 它与示出实施例2的图31、图32 (a)和图32 (b)相同。与以往例2相比，实施例2和比较例2的分波器的封装尺寸(安装 面积)小。这是因为，与以往例2的电感器50的电感4.8nH相比，比较 例2和实施例2的电感器51的电感为3.5nH，约为以往例的73%。
图33 (a)是以往例2、比较例2以及实施例2的分波器的接收用滤 波器和发送用滤波器的通过特性以及天线端子的反射特性的测定结果。 图33 (b)是接收用滤波器和发送用滤波器的通过特性的通过频带附近的 放大图。比较例2在相当于发送频带的1850 1910MHz中，接收用滤波 器的衰减量恶化(图33 (a)的椭圆部分)。这与图13 (b)所示那样、 比较例1的谐振器18b的衰减量与比以往例1的谐振器18a更差的部分 相对应。而且，在发送频带的高频端附近的1900 1910MHz附近，发送 用滤波器的损耗变大(图33 (b)的椭圆部分)。这是由于如图33 (a) 中所示，在这附近天线端子的反射特性变差。
另一方面，实施例2的分波器100的接收用滤波器和发送用滤波器 的通过特性、天线端子的反射特性与以往例2的分波器100a大致为同等 程度。这样，根据实施例2的分波器100，可以在保持与以往例2同等程 度的滤波器通过特性的状态下，减小封装30的安装面积。并且，在接收 用滤波器10的天线端子Ant侧配置谐振器18，把谐振器18的反谐振点 (衰减极)设定在发送频带。目卩，把谐振器18用作为与梯型滤波器的天 线端子Ant最接近的串联谐振器。由此，谐振器18作为分波器的匹配电 路而工作，并且可用于改善接收用滤波器10的发送频带中的衰减特性。
并且，如实施例2那样，谐振器18和接收用滤波器10的电感器L31 可由安装有谐振子S31的堆叠封装30上所形成的线路图案来形成。并且， 通过面朝下安装，能够减小安装面积。 (实施例3)
实施例3是在堆叠封装30内形成电感器53，并将芯片15面朝上安 装的例子。图34 (a)是堆叠封装30的安装了芯片15后的俯视图，图 34 (b)是堆叠封装30的剖面图。图35是堆叠封装30的堆叠层44的俯 视图。与实施例2共同的部件赋予相同标号，并省略说明。参照图34(a) 和(b)，在芯片安装面32上安装有芯片15。芯片15除在端子Ant、 L、Tx、 Rx和Gnd上未形成凸块之外，与实施例2相同。各端子通过引线 42与堆叠封装的焊盘40连接。在连接了天线端子Ant和端子L的焊盘 40上形成有在堆叠封装30内埋入导体的通孔41。于是，与形成在堆叠 层44上的电感器53连接。参照图35，在堆叠层44的表面上形成有由导 体的线路图案构成的电感器53。
如实施例3这样，电感器53经由通孔41和引线42与谐振子S31并 联连接。这样，芯片15也可面朝上安装。 (实施例4)
实施例4是在芯片上形成电感器54，并将芯片15面朝上安装的例 子。图36是堆叠封装30的安装了芯片15后的俯视图。与实施例3共同 的部件赋予相同标号，并省略说明。参照图36，在芯片15上形成有由螺 旋线圈构成的电感器54。电感器54的一端连接在谐振子S31和Sl之间， 另 一端从天线端子Ant起，通过引线42与由引线42连接的焊盘40连接。 这样，电感器54经由引线42与谐振子S31并联连接。
如实施例4这样，谐振器18和接收用滤波器10的电感器L31可以 形成在形成谐振子S31的同一基板上。 (实施例5)
实施例5是在安装了堆叠封装30的印刷基板上安装了芯片电感器 55的例子。图37是安装了芯片15的堆叠封装30以及印刷基板48的俯 视图。与实施例3共同的部件赋予相同标号，并省略说明。参照图37， 在芯片15上未形成有电感器，芯片15的各个端子Ant、 L、 Tx、 Rx和 Gnd通过形成在堆叠封装30上的通孔和底脚焊盘(未图示)，分别与印 刷基板48的端子AntT、 LT、 TxT、 RxT和GndT连接。然后，在AntT 和LT之间连接芯片电感器55。由此，芯片电感器55与谐振子S31并联 连接。
(实施例6)
实施例6是在堆叠封装30的芯片安装面32上安装了芯片电感器57 的例子。图38是实施例的分波器的堆叠封装30的芯片安装前的俯视图。 替代实施例2的通过在芯片安装面32上形成的线路图案实现的电感器51，安装芯片电感器57。然后，将芯片电感器57与谐振子S31并联连接。 其它的结构与实施例2相同，相同部件赋予相同标号，并省略说明。
可以如实施例5这样，使谐振器18和接收用滤波器10的电感器L31 成为在安装了谐振子S31的堆叠封装30以外的印刷基板48 (基板)上设 置的芯片电感器51，也可以如实施例6这样，成为设置在堆叠封装30内 的芯片电感器57。 (实施例7)
实施例7是在集成无源元件(IPD)芯片58上安装电感器56的例子。 图39是安装了芯片15和IPD芯片58的堆叠封装30的俯视图。与实施 例3共同的部件赋予相同标号，并省略说明。参照图39，在芯片15上未 形成电感器。在IPD芯片58上形成有利用螺旋线圈的电感器56。利用引 线42将芯片15和IPD芯片58连接起来。由此，在谐振子S31上并联地 附加了电感器56。
如实施例7这样，可以使谐振器18和接收用滤波器10的电感器L31 成为在形成谐振子S31的压电基板14以外的IPD芯片58 (基板)上形 成的电感器。
根据实施例3至实施例7的实施方式，也可与实施例1和实施例2 同样，谐振器18和分波器100能够在保持与以往例相同程度的滤波器通 过特性的状态下，减小封装30的安装面积。 (实施例8)
图40是实施例8的分波器100c的结构图。参照图40，分波器100c 在天线端子Ant上串联连接有匹配用电感器LAnt。其它的结构与实施例 2相同，省略说明。根据实施例8，能够减低天线端子的反射损耗。 (实施例9)
图41是实施例9的分波器100d的结构图。参照图41，分波器100d 除在接收用滤波器10c的天线端子Ant侧设置有谐振器18以外，在发送 用滤波器12c的天线端子Ant侧也设置了谐振器19，该谐振器19将电感 器L32并联附加在减低了激励效率的谐振子S32上。其它的结构与实施 例2相同，省略说明。谐振器19设定为在接收频带中具有反谐振点(衰减极)。由此，谐振器19在作为分波器的匹配电路工作的同时，能够用 于提高发送用滤波器12c的接收频带中的衰减特性。由此，从发送用滤
波器12c的天线侧看，能够增大接收频带的阻抗，并且，从接收用滤波 器10c的天线侧看，能够增大发送频带的阻抗。由此，能够实现低损耗
的分波器。
(实施例10)
图42是实施例10的分波器100e的结构图。参照图42，分波器100e 在接收用滤波器10d和发送用滤波器12d的天线端子Ant侧的谐振子上 未附加电感器。在接收用滤波器10d的接收端子Rx侧配置有谐振器18， 在接收用滤波器10d的中央配置有谐振器19。并且，匹配电路22a、 22b 和22c分别与接收用滤波器10d和天线端子Ant、发送用滤波器12d和天 线端子Ant、以及天线端子Ant串联连接。匹配电路22a至22c利用釆用 了电感器和电容器的集中常数电路或者采用了带线(strip line)或微带线 (micro strip line)的分布常数电路来设计。如实施例10这样，通过对天 线端子Ant侧以外的串联谐振子使用减低了激励效率的谐振子，并且并 联地附加电感器，能够独立于匹配电路的要求而设定反谐振点(衰减极)。 由此，能够改善任意频率的衰减量。另外，因为可以实现电感器L31和 L32的小型化，所以可以减小安装面积。
如实施例8至实施例IO这样，通过使发送用滤波器(第2滤波器) 和接收用滤波器(第1滤波器)中的至少一方成为具有第1谐振子、与 第1谐振子相比减低了激励效率的第2谐振子S31、和与低谐振谐振子 S31并联连接的电感器L31的滤波器，能够提供安装面积小、并可改善 任意频率的衰减量的天线分波器。 (实施例11)
图43是实施例11的梯型滤波器110的结构图。参照图43，梯型滤 波器110在输入端子In和输出端子Out之间，具有串联谐振子S2和S31 以及并联谐振子P1和P2。对于输出端子Out侧的串联谐振器，使用了在 减低了激励效率的谐振子S31上并联连接有电感器L31的谐振器18。由 于具有实施例1的谐振器18，梯型滤波器110可以大幅改善任意频率的衰减量。
(实施例12)
图44是实施例12的梯型滤波器110a的结构图。参照图44，梯型滤 波器110a在实施例10的谐振器18的基础上，对于其余的串联谐振子S32 也使用减低了激励效率的谐振子，并连接有电感器L32。谐振子S32和 电感器L32构成实施例1的谐振器19。这样，梯型滤波器110a对所有的 串联谐振子使用减低了激励效率的谐振子并附加了电感器。由此，与实 施例11的滤波器110相比，可以改善任意频率的衰减量。
根据实施例11和实施例12，在梯型滤波器中，串联谐振器中的至少 一个并联连接有电感器，具有与其它的谐振子(第1谐振子)相比，减 低了激励效率的第2谐振子。由此，能够减小安装面积，改善任意频率 的衰减量。
此外，实施例2至12是对于梯型滤波器的串联谐振器应用了并联连 接有电感器的第2谐振子的谐振器18的例子，但也可以对并联谐振器应 用实施例1的谐振器18。即，并联谐振器和串联谐振器中的至少一方为 实施例l的谐振器18即可。 (实施例13)
图45 (a)是实施例13的滤波器110b的结构图。参照图45 (a)， 滤波器110b在输入端子In和输出端子Out之间的双模SAW (DMS)滤 波器24的输入端子In侧串联连接了实施例1的谐振器18。图45 (b)是 DMS滤波器24的结构图。参照图45 (b)， DMS滤波器24在2个反射 器R0之间具有与输出端子Out0连接的2个输出IDT02和与输入端子In0 连接的1个输入IDTOl。这样，能够在多模SAW滤波器上附加实施例1 的谐振器18。由此，在多模SAW滤波器中也能改善任意频率的衰减量。 (实施例14)
图46是实施例14的滤波器110c的结构图。参照图46，滤波器110c 在实施例12中使用的DMS滤波器24的两侧串联地连接有实施例1的谐 振器18和19。并且，在谐振器18和DMS 24之间并联地连接有谐振子 Pl，在输出端子Out上并联地连接有谐振子P2。在这样构成的多模SAW滤波器中，也能改善任意频率的衰减量。 (实施例15)
图47 (a)是实施例15的滤波器llOd的结构图。参照图47 (a)， 滤波器llOd在输出端子Outl和Out2上连接的平衡型DMS滤波器24a 的输入端子In侧串联地连接了实施例1的谐振器18和19。图47 (b)是 平衡型DMS滤波器24a的结构图。参照图47 (b)， DMS滤波器24a在 2个反射器R0之间具有与输出端子Outl和Out2连接的输出IDT01a和 与输入端子In0连接的2个输出IDT02。这样，在输出端子Outl和Out2 处输出相位反转的信号，作为平衡型多模DMS滤波器而工作。在这样构 成的平衡型多模SAW滤波器中也能改善任意频率的衰减量。
根据实施例14至15的滤波器，通过具有多模SAW滤波器和并联连 接了电感器的第2谐振子，能够提供安装面积小、且可改善任意频率的 衰减量的多模SAW滤波器。
实施例11至15的滤波器具有第1谐振子；与第1谐振子相比减 低了激励效率的第2谐振子S31和S32;以及与第2谐振子S31和S32 并联连接的电感器L31和L32。由此，能够提供可小型化、且可提髙设 计的自由度的滤波器。
实施例2至实施例13是作为第1谐振子和第2谐振子使用了 SAW 谐振子的例子，也可以使用压电薄膜谐振子。在该情况下，也能起到与 实施例1至实施例12相同的效果。
以上，对于本发明的实施例进行了详细叙述，但本发明并不限于相 关的特定实施例，在权利要求书中记载的本发明的宗旨的范围内，可进 行各种的变形和变更。
权利要求
1.一种具有串联谐振子和并联谐振子的梯型滤波器，该滤波器的特征在于，该滤波器具有第1谐振子，其是所述串联谐振子和所述并联谐振子中的至少一个；第2谐振子，其是所述串联谐振子和所述并联谐振子中的至少一个，且与该第1谐振子相比减低了激励效率；以及电感器，其与该第2谐振子并联连接，所述第1谐振子和所述第2谐振子是表面声波谐振子，所述第1谐振子的所有的电极指具有相同宽度、电极指在IDT所具有的电极上交替连接、且未曾有意地减低该第1谐振子的激励效率。
2. 根据权利要求1所述的滤波器，其特征在于，所述第2谐振子在 IDT所具有的2个电极上交替连接的电极指中，至少有1根电极指连接 到相反侧的电极上。
3. 根据权利要求1所述的滤波器，其特征在于，所述第2谐振子具 有宽度比IDT所具有的2个电极上交替连接的电极指宽的电极指。
4. 根据权利要求1所述的滤波器，其特征在于，所述第2谐振子在 IDT所具有的2个电极上交替连接的电极指中，至少连续的2根电极指 被反转了电气极性。
5. 根据权利要求1所述的滤波器，其特征在于，所述第2谐振子具 有在IDT所具有的2个电极上每隔多根交替地连接的电极指。
6. 根据权利要求1所述的滤波器，其特征在于，所述第2谐振子的 表面声波的传播方向与所述第1谐振子的传播方向不同。
7. 根据权利要求1所述的滤波器，其特征在于，所述第2谐振子的 IDT所具有的电极指的宽度与所述第1谐振子的IDT所具有的电极指的 宽度不同。
8. 根据权利要求1所述的滤波器，其特征在于，所述第1谐振子或 所述第2谐振子的IDT设有对激励不起作用的伪电极指。
9. 根据权利要求1所述的滤波器，其特征在于，所述电感器是在安装有所述第1谐振子和所述第2谐振子的封装内或者在其上作为线路图 案而形成的电感器。
10. 根据权利要求1所述的滤波器，其特征在于，所述电感器形成 在形成有所述第1谐振子和所述第2谐振子的同一基板上。
11. 根据权利要求1所述的滤波器，其特征在于，所述电感器形成在 形成有所述第1谐振子和所述第2谐振子的基板以外的基板上。
12. 根据权利要求1所述的滤波器，其特征在于，所述电感器是在 安装有所述第1谐振子和所述第2谐振子的封装内或外设置的芯片电感 器0
13. —种天线分波器，该天线分波器的特征在于，该天线分波器具有..天线端子；以及与所述天线端子连接的第1滤波器和第2滤波器， 其中，所述第1滤波器和第2滤波器中的至少一方是权利要求1-12 中任意一项所述的梯型滤波器。
14. 根据权利要求13所述的天线分波器，其特征在于， 与所述电感器并联连接的所述第2谐振子是离所述天线端子最近的串联谐振子。
全文摘要
本发明提供了一种滤波器以及天线分波器。本发明的课题是提供可小型化并且可以提高设计自由度的滤波器以及天线分波器。作为解决手段，本发明的滤波器、天线分波器和分波器的特征在于，具有第1谐振子；第2谐振子(S31)，其与第1谐振子相比减低了激励效率；以及电感器(L31)，其与第2谐振子(S31)并联连接。根据本发明，可以减小为了改善衰减特性而在谐振子上附加的电感器，可削减安装面积。并且，可任意地设定2个反谐振点。
文档编号H03H9/72GK101588162SQ200910150389
公开日2009年11月25日 申请日期2006年8月25日 优先权日2005年8月25日
发明者上田政则, 井上将吾, 松田隆志, 西原时弘 申请人:富士通媒体部品株式会社;富士通株式会社