专利名称：一种防短路失控的电路模块端口布置方法
技术领域：
本发明涉及一种电路模块(IC)端口的排列布置方法，特别涉及一种防短路失控的电路模块(IC)端口布置方法。本方法可以防止有关电路核心模块相邻端口之间发生短路故障时引起的失控(执行电路不受逻辑状态或不按逻辑要求控制负载称为失控/失灵)。 本发明虽然简单，但防止短路失控效果特好，具有重要的实用价值。
背景技术：
此前，本人发明的实用新型专利名称为越底反控时基电路(专利号为 201020211450. 2)及有关防止异常故障失控的控温或定时电路，虽然可以防止输入端对电源正极/负极短路引起的失控，也可以防止输入/输出端开路失控和电源开路失控，但对这些电路核心模块(IC)相邻端口之间发生的短路故障引起的失控，特别是对输出端口与电源正极/负极短路引起的失控，未给予足够重视，更未采取可靠有效的防护措施。为便于方便、准确陈述，先针对本人发明的实用新型专利名称为“越底反控时基电路”(专利号为201020211450. 2)及相关防失控电路核心模块(IC)各端口(接口 /引脚) 的符号和名称，进行统一规范定义，详见下表
权利要求
1. 一种防短路失控的电路模块端口布置方法，其特征在于对核心电路模块(IC)端口位置进行以下某种/某些安全排列布置方法(1)将传感信号电位输入端口(ViZiV1)与电源正极或负极输入端口(V+/VJ、或与上限基准设置输入端口(Vh)、或与下限基准设置输入端口(Vl)、或与正相输出控制端口(Vz。/V。)、 或与优先控制输入端口(Vfk)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布，但传感信号电位输入端口(ViZiV1)应远离(不能邻近)反相输出控制端口 (V01A02)和电容放电端口 (DIS)排布；(2)将上限基准设置输入端口(Vh)与传感信号电位输入端口(ViZiV1)、或与下限基准设置输入端口(VJ、或与正相输出控制端口(Vz。/V。)、或与优先控制输入端口(Vfk)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)相邻排布，但上限基准设置输入端口 (Vh)应远离(不能邻近)反相输出控制端口 (V01A02)和电容放电端口 (DIS) 及电源正极输入端口(V+)排布；(3)将下限基准设置输入端口与传感信号电位输入端口(ViZiV1)、或与上限基准设置输入端口(Vh)、或与反相输出控制端口(VJVJ、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)、或与电源负极输入端口(VJ 相邻排布，但下限基准设置输入端口(Vl)应远离(不能邻近)正相输出控制端口 (SJV 和优先控制输入端口(Vfk)及电源正极输入端口(V+)排布；(4)将正相输出控制端口(Vz。/V。)或优先控制输入端口(Vfk)与传感信号电位输入端口(ViA1)、或与上限基准设置输入端口(Vh)、或与反相输出控制端口(VtjlZX2)、或与电源正极输入端口(V+)相邻排布，但正相输出控制端口 (SJV或优先控制输入端口(Vfk)应远离(不能邻近)下限基准设置输入端口(Vl)和电源负极输入端口(VJ及保显输出/复位输入端口(BER)、或保显输出/模式控制端口(KSR)排布；(5)将反相输出控制端口(H/ 或电容放电端口(DIS)与下限基准设置输入端口 (\)、或与保显输出/复位输入端口(BER)、或与保显输出/模式控制端口(KSR)或与正相输出控制端口(Vz。/V。)、或与电源负极输入端口(VJ相邻排布，但反相输出控制端口(V。/ Vo2/V0)或电容放电端口(DIS)应远离(不能邻近)传感信号电位输入端口(ViZiV1)、上限基准设置输入端口(Vh)和优先控制输入端口(Vfk)及电源正极输入端口(V+)排布；(6)将保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)与传感信号电位输入端口(ViA1)、或与优先控制输入端口(Vfk)、或与反相输出控制端口(VtjlZX2)、或与电容放电端口(DIS)、或与下限基准设置输入端口(VJ、或与电源负极输入端口(VJ相邻排布，但保显输出/复位输入端口(BER)或保显输出/模式控制端口(KSR)应远离(不能邻近)正相输出控制端口(Vz。/V。)和上限基准设置输入端口(Vh)及电源正极输入端口(V+) 排布；(7)将计数/定时控制输出端口(Q)与传感信号电位输入端口(ViZiV1)、或与上限基准设置输入端口(Vh)、或与下限基准设置输入端口(\)、或与输出控制端口(V。)、或与保显输出/模式控制端口(KSR)、或与电源正极输入端口(V+)、或与电源负极输入端口(VJ相邻排布；(8)将电源正极输入端口(V+)与正相输出控制端口(Vz。/V。)、或与优先控制输入端口 (Vfk)、或与传感信号电位输入端口(ViA1)、或与电源负极输入端口(VJ相邻排布，但电源正极输入端口(V+)应远离(不能邻近)上限基准设置输入端口(Vh)、下限基准设置输入端口(Vl)、反相输出控制端口(VtjlZX2)和保显输出/复位输入端口(BER)及保显输出/模式控制端口(KSR)排布；(9)将电源负极输入端口(V_)与上限基准设置输入端口(Vh)、或与下限基准设置输入端口(VJ、或与传感信号电位输入端口(ViZiV1)、或与反相输出控制端口(VtjlZX2)、或与电容放电端口(DIS)、或与保显输出/复位输入端口(BER)、保显输出/模式控制端口(KSR)相邻排布，但电源负极输入端口(VJ应远离(不能邻近)正相输出控制端口 (SJV和优先控制输入端口(Vfk)排布；(10)将高于上限触发输入端口(ViH/ViP)与电源正极输入端口(V+)、或与反相输出控制端口(VtjlZX2ZX)、或与低于上限触发输入端口(VJ相邻排布，但输出状态置位设置端口 (Vc)应远离(不能邻近)电源正极输入端口(V+)和电源负极输入端口(VJ及高于上限触发输入端口 (viH/viP)排布；(11)将低于上限触发输入端口(VJ与电源正极输入端口(V+)、或与反相输出控制端口(VtjlZX2ZX)、或与高于上限触发输入端口(viH/viP)、或与输出状态置位设置端口(Vc)相邻排布，但低于上限触发输入端口(VJ应远离(不能邻近)电源负极输入端口(v_)排布；上述排列布置方法，适用于所有需要防止邻近端口短路失控的核心电路模块(IC)，所述的核心电路模块(IC)，可以是与越底反控时基电路相关、或与其功能等效的防失控电路， 也可以是各种通用/专用电路、或模拟和数字电路、或单片机电路构成的防失控电路。
2.根据权利要求1所述的一种防短路失控的电路模块端口布置方法，其特征在于实施例1所述的各种具体布置/布局方法如下(Ia)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置正相输出控制端口 (yj，在3号端口布置优先控制输入端口(Vfk)，在4号端口布置保显输出/复位输入端口(BER)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置传感信号电位输入端口(ViZiV1),在8号端口布置下限基准设置输入端口 (Vl)；(Ib)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置传感信号电位输入端口(ViZiV1),在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置模块电源负极输入端(V_)，在5号端口布置保显输出/复位输入端口(BER)，在6号端口布置优先控制输入端口(Vfk)，在7号端口布置正相输出控制端口(Vz。)，在8号端口布置模块电源正极输入端(V+)；(Ic)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置传感信号电位输入端口(ViZiV1),在4号端口布置下限基准设置输入端口(\)，在5号端口布置模块电源正极输入端(V+)，在6号端口布置正相输出控制端口(Vz。)，在7号端口布置优先控制输入端口(Vfk)，在8号端口布置保显输出/复位输入端口 (BER)；(Id)布置方法在1号端口布置保显输出/复位输入端口(BER)，在2号端口布置优先控制输入端口(Vfk)，在3号端口布置正相输出控制端口(VJ，在4号端口布置模块电源正极输入端(V+)，在5号端口布置下限基准设置输入端口(VJ，在6号端口布置传感信号电位输入端口(ViZiV1),在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置模块电源负极输入端(VJ ；(Ie)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置正相输出控制端口(Vz。)，在3号端口布置优先控制输入端口(Vfk)，在4号端口布置上限基准设置输入端口(Vh)，在5号端口布置下限基准设置输入端口(VJ，在6号端口布置传感信号电位输入端口(ViA1),在7号端口布置保显输出/复位输入端口(BER)，在8号端口布置模块电源负极输入端(VJ ；(If)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置保显输出 /复位输入端口(BER)，在3号端口布置传感信号电位输入端口(ViZiV1),在4号端口布置下限基准设置输入端口，在5号端口布置上限基准设置输入端口(Vh)，在6号端口布置优先控制输入端口(Vfk)，在7号端口布置正相输出控制端口(VJ，在8号端口布置模块电源正极输入端(V+)；(Ig)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置传感信号电位输入端口(ViA1),在3号端口布置保显输出/复位输入端口(BER)，在4号端口布置模块电源负极输入端(V_)，在5号端口布置模块电源正极输入端(V+)，在6号端口布置正相输出控制端口(Vz。)，在7号端口布置优先控制输入端口(Vfk)，在8号端口布置上限基准设置输入端口(Vh)；(Ih)布置方法在1号端口布置上限基准设置输入端口(Vh)，在2号端口布置优先控制输入端口(Vfk)，在3号端口布置正相输出控制端口(VJ，在4号端口布置模块电源正极输入端(V+)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置保显输出/复位输入端口(BER)，在7号端口布置传感信号电位输入端口(ViZiV1),在8号端口布置下限基准设置输入端口 (Vl)。
3.根据权利要求1所述的一种防短路失控的电路模块端口布置方法，其特征在于实施例2所述的各种具体布置/布局方法如下(2a)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置传感信号电位输入端口(ViZ^1),在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置保显输出/复位输入端口(BER)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置电容放电端口(DIS)，在7号端口布置输出控制端口(反相V。)，在8号端口布置下限基准设置输入端口 (Vl)；(2b)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置输出控制端口(反相V。)，在3号端口布置电容放电端口(DIS)，在4号端口布置模块电源负极输入端(V_)，在5号端口布置保显输出/复位输入端口(BER)，在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置传感信号电位输入端口(ViZiV1),在8号端口布置模块电源正极输入端(V+)；(2c)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置电容放电端口(DIS)，在3号端口布置输出控制端口(反相V。)，在4号端口布置下限基准设置输入端口(VJ，在5号端口布置模块电源正极输入端(V+)，在6号端口布置传感信号电位输入端口 (ViA1)，在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置保显输出/复位输入端口 (BER)；(2d)布置方法在1号端口布置保显输出/复位输入端口(BER)，在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置传感信号电位输入端口(ViZiV1),在4号端口布置模块电源正极输入端(V+)，在5号端口布置下限基准设置输入端口(VJ，在6号端口布置输出控制端口(反相V。)，在7号端口布置电容放电端口(DIS)，在8号端口布置模块电源负极输入端(VJ ；(2e)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置传感信号电位输入端口(ViZiV1),在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置保显输出/复位输入端口(BER)，在5号端口布置限基准设置输入端口(VJ，在6号端口布置电容放电端口(DIS)，在7号端口布置输出控制端口(反相V。)，在8号端口布置下模块电源负极输入端(VJ ；(2f)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置输出控制端口(反相V。)，在3号端口布置电容放电端口(DIS)，在4号端口布置下限基准设置输入端口(VJ，在5号端口布置保显输出/复位输入端口(BER)，在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置传感信号电位输入端口(ViZiV1),在8号端口布置模块电源正极输入端(V+)；(2g)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置电容放电端口(DIS)，在3号端口布置输出控制端口(反相V。)，在4号端口布置模块电源负极输入端(VJ，在5号端口布置模块电源正极输入端(V+)，在6号端口布置传感信号电位输入端口 (ViA1)，在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置保显输出/复位输入端口 (BER)；(2h)布置方法在1号端口布置保显输出/复位输入端口(BER)，在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置传感信号电位输入端口(ViZiV1),在4号端口布置模块电源正极输入端(V+)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置输出控制端口(反相V。)，在7号端口布置电容放电端口(DIS)，在8号端口布置下限基准设置输入端口 (Vl)。
4.根据权利要求1所述的一种防短路失控的电路模块端口布置方法，其特征在于实施例3所述的各种具体布置/布局方法如下(3a)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置正相输出控制端口(Vz。/V。)，在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置传感信号电位输入端口(ViA1),在5号端口布置模块电源负极输入端(VJ，在6号端口布置保显输出/复位输入端口(BER)，在7号端口布置电容放电端口(DIS)，在8号端口布置下限基准设置输入端口 (Vl)；(3b)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置电容放电端口(DIS)，在3号端口布置保显输出/复位输入端口(BER)，在4号端口布置模块电源负极输入端(VJ，在5号端口布置传感信号电位输入端口(ViZiV1),在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置正相输出控制端口(Vz。/V。)，在8号端口布置模块电源正极输入端(V+)；(3c)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置保显输出/ 复位输入端口(BER)，在3号端口布置电容放电端口(DIS)，在4号端口布置下限基准设置输入端口(VJ，在5号端口布置模块电源正极输入端(V+)，在6号端口布置正相输出控制端口(Vz。/V。)，在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置传感信号电位输入端口 (ViA1)；(3d)布置方法在1号端口布置传感信号电位输入端口(ViZiV1),在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置正相输出控制端口(Vz。/V。)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置下限基准设置输入端口(VJ，在6号端口布置电容放电端口(DIS)，在7号端口布置保显输出/复位输入端口(BER)，在8号端口布置模块电源负极输入端(VJ ；(3e)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置正相输出控制端口(Vz。/V。)，在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置传感信号电位输入端口(ViZiV1),在5号端口布置下限基准设置输入端口(\)，在6号端口布置保显输出/复位输入端口(BER)，在7号端口布置电容放电端口(DIS)，在8号端口布置模块电源负极输入端(VJ ；(3f)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置电容放电端口(DIS)，在3号端口布置保显输出/复位输入端口(BER)，在4号端口布置下限基准设置输入端口(VJ，在5号端口布置传感信号电位输入端口(ViZiV1),在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置正相输出控制端口(Vz。/V。)，在8号端口布置模块电源正极输入端(V+)；(3g)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置保显输出/复位输入端口(BER)，在3号端口布置电容放电端口(DIS)，在4号端口布置模块电源负极输入端(VJ，在5号端口布置模块电源正极输入端(V+)，在6号端口布置正相输出控制端口(Vz。/V。)，在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置传感信号电位输入端口 (ViA1)；(3h)布置方法在1号端口布置传感信号电位输入端口(ViZiV1),在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置正相输出控制端口(Vz。/V。)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置模块电源负极输入端(V_)，在6号端口布置电容放电端口(DIS)，在7号端口布置保显输出/复位输入端口(BER)，在8号端口布置下限基准设置输入端口 (Vl)。
5.根据权利要求1所述的一种防短路失控的电路模块端口布置方法，其特征在于实施例4所述的各种具体布置/布局方法如下(4a)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置正相输出控制端口(Vz。/V。)，在3号端口布置电容放电端口(DIS)，在4号端口布置保显输出/复位输入端口(BER)，在5号端口布置下限基准设置输入端口(VJ，在6号端口布置传感信号电位输入端口(ViZiV1),在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置模块电源负极输入端(VJ ；(4b)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置传感信号电位输入端口(ViZiV1),在4号端口布置下限基准设置输入端口 ，在5号端口布置保显输出/复位输入端口(BER)，在6号端口布置电容放电端口(DIS)，在7号端口布置正相输出控制端口(Vz。/V。)，在8号端口布置模块电源正极输入端(V+)；(4c)布置方法在1号端口布置下限基准设置输入端口，在2号端口布置传感信号电位输入端口(ViA1),在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置模块电源负极输入端(VJ，在5号端口布置模块电源正极输入端(V+)，在6号端口布置正相输出控制端口(Vz。/V。)，在7号端口布置电容放电端口(DIS)，在8号端口布置保显输出/复位输入端口 (BER)；(4d)布置方法在1号端口布置保显输出/复位输入端口(BER)，在2号端口布置电容放电端口(DIS)，在3号端口布置正相输出控制端口(Vz。/V。)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置传感信号电位输入端口(ViZiV1),在8号端口布置下限基准设置输入端口 (Vl)；(4e)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置正相输出控制端口(Vz。/V。)，在3号端口布置电容放电端口(DIS)，在4号端口布置保显输出/复位输入端口(BER)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置传感信号电位输入端口(ViZiV1),在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置下限基准设置输入端口 (Vl)；(4f)布置方法在1号端口布置下限基准设置输入端口(\)，在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置传感信号电位输入端口(ViZiV1),在4号端口布置模块电源负极输入端(V_)，在5号端口布置保显输出/复位输入端口(BER)，在6号端口布置电容放电端口(DIS)，在7号端口布置正相输出控制端口(Vz。/V。)，在8号端口布置模块电源正极输入端(V+)；(4g)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置传感信号电位输入端口(ViZ^1),在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置下限基准设置输入端口(\)，在5号端口布置模块电源正极输入端(V+)，在6号端口布置正相输出控制端口(Vz。/V。)，在7号端口布置电容放电端口(DIS)，在8号端口布置保显输出/复位输入端口 (BER)；(4h)布置方法在1号端口布置保显输出/复位输入端口(BER)，在2号端口布置电容放电端口(DIS)，在3号端口布置正相输出控制端口(Vz。/V。)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置下限基准设置输入端口 ，在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置传感信号电位输入端口(ViZiV1),在8号端口布置模块电源负极输入端(VJ。
6.根据权利要求1所述的一种防短路失控的电路模块端口布置方法，其特征在于实施例5所述的各种具体布置/布局方法如下(5a)布置方法在1号端口布置高于上限触发输入端口(ViH)，在2号端口布置高于上限触发输入端口(Vip)，在3号端口布置模块电源正极输入端(V+)，在4号端口布置低于下限触发输入端口(VJ，在5号端口布置输出状态置位设置端口(V。)，在6号端口布置反相输出控制端口(V。2)，在7号端口布置模块电源负极输入端(VJ，在8号端口布置反相输出控制端口 (V01)；(5b)布置方法在1号端口布置反相输出控制端口(Vtjl)，在2号端口布置模块电源负极输入端(VJ，在3号端口布置反相输出控制端口(V。2)，在4号端口布置输出状态置位设置端口(V。)，在5号端口布置低于下限触发输入端口(ViJ,在6号端口布置模块电源正极输入端(V+)，在7号端口布置高于上限触发输入端口(Vip)，在8号端口布置高于上限触发输入端口 (Via)；(5c)布置方法在1号端口布置输出状态置位设置端口(Vc)，在2号端口布置反相输出控制端口(V。2)，在3号端口布置模块电源负极输入端(VJ，在4号端口布置反相输出控制端口(VJ，在5号端口布置高于上限触发输入端口(ViH)，在6号端口布置高于上限触发输入端口(Vip)，在7号端口布置模块电源正极输入端(V+)，在8号端口布置低于下限触发输入端口 (ViL)；(5d)布置方法在1号端口布置低于下限触发输入端口(ViJ,在2号端口布置模块电源正极输入端(V+)，在3号端口布置高于上限触发输入端口(Vip)，在4号端口布置高于上限触发输入端口(ViH)，在5号端口布置反相输出控制端口(VJ，在6号端口布置模块电源负极输入端(VJ，在7号端口布置反相输出控制端口(V。2)，在8号端口布置输出状态置位设置端口 (Vc)；(5e)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置低于下限触发输入端口(ViJ,在3号端口布置输出状态置位设置端口(V。)，在4号端口布置反相输出控制端口(V。2)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置反相输出控制端口(VJ，在7号端口布置高于上限触发输入端口(ViH)，在8号端口布置高于上限触发输入端口 (Vip)；(5f)布置方法在1号端口布置高于上限触发输入端口(Vip)，在2号端口布置高于上限触发输入端口(ViH)，在3号端口布置反相输出控制端口(VJ，在4号端口布置模块电源负极输入端(VJ，在5号端口布置反相输出控制端口(V。2)，在6号端口布置输出状态置位设置端口(V。)，在7号端口布置低于下限触发输入端口(ViJ，在8号端口布置模块电源正极输入端(V.)；(5g)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置反相输出控制端口(VJ，在3号端口布置高于上限触发输入端口(ViH)，在4号端口布置高于上限触发输入端口(Vip)，在5号端口布置模块电源正极输入端(V+)，在6号端口布置低于下限触发输入端口(VJ，在7号端口布置输出状态置位设置端口(V。)，在8号端口布置反相输出控制端口 (V02)；(5h)布置方法在1号端口布置反相输出控制端口(V。2)，在2号端口布置输出状态置位设置端口(V。)，在3号端口布置低于下限触发输入端口(Va)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置高于上限触发输入端口(Vip)，在6号端口布置高于上限触发输入端口(ViH)，在7号端口布置反相输出控制端口(VJ，在8号端口布置模块电源负极输入端(VJ。
7.根据权利要求1所述的一种防短路失控的电路模块端口布置方法，其特征在于实施例6所述的各种具体布置/布局方法如下(6a)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置输出控制端口(正相V。)，在3号端口布置计数/定时控制输出端口(反相Q)，在4号端口布置保显输出/模式控制端口(KSR)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置下限基准设置输入端口，在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置传感信号电位输入端口(ViA1)；(6b)布置方法在1号端口布置传感信号电位输入端口(ViA1),在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置下限基准设置输入端口(VJ，在4号端口布置模块电源负极输入端(VJ，在5号端口布置保显输出/模式控制端口(KSR)，在6号端口布置计数/定时控制输出端口(反相Q)，在7号端口布置输出控制端口(正相V。)，在8号端口布置模块电源正极输入端(V+)；(6c)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置下限基准设置输入端口(VJ，在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置传感信号电位输入端口(ViA1),在5号端口布置模块电源正极输入端(V+)，在6号端口布置输出控制端口(正相V。)，在7号端口布置计数/定时控制输出端口(反相Q)，在8号端口布置保显输出/模式控制端口(KSR)；(6d)布置方法在1号端口布置保显输出/模式控制端口(KSR)，在2号端口布置计数 /定时控制输出端口(反相Q)，在3号端口布置输出控制端口(正相V。)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置传感信号电位输入端口(ViZiV1),在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置下限基准设置输入端口(VJ，在8号端口布置模块电源负极输入端(VJ ；(6e)布置方法在1号端口布置模块电源正极输入端(V+)，在2号端口布置计数/定时控制输出端口(正相Q)，在3号端口布置上限基准设置输入端口(Vh)，在4号端口布置传感信号电位输入端口(ViZiV1),在5号端口布置保显输出/模式控制端口(KSR)，在6号端口布置限基准设置输入端口(VJ，在7号端口布置输出控制端口(反相V。)，在8号端口布置下模块电源负极输入端(VJ ；(6f)布置方法在1号端口布置模块电源负极输入端(VJ，在2号端口布置输出控制端口(反相V。)，在3号端口布置下限基准设置输入端口(VL)，在4号端口布置保显输出/ 模式控制端口(KSR)，在5号端口布置传感信号电位输入端口(ViZiV1),在6号端口布置上限基准设置输入端口(Vh)，在7号端口布置计数/定时控制输出端口(正相Q)，在8号端口布置模块电源正极输入端(V+)；(6g)布置方法在1号端口布置保显输出/模式控制端口(KSR)，在2号端口布置下限基准设置输入端口(VJ，在3号端口布置输出控制端口(反相V。)，在4号端口布置模块电源负极输入端(VJ，在5号端口布置模块电源正极输入端(V+)，在6号端口布置计数/定时控制输出端口(正相Q)，在7号端口布置上限基准设置输入端口(Vh)，在8号端口布置传感信号电位输入端口(ViA1)；(6h)布置方法在1号端口布置传感信号电位输入端口(ViZiV1),在2号端口布置上限基准设置输入端口(Vh)，在3号端口布置计数/定时控制输出端口(正相Q)，在4号端口布置模块电源正极输入端(V+)，在5号端口布置模块电源负极输入端(VJ，在6号端口布置输出控制端口(反相V。)，在7号端口布置下限基准设置输入端口(VJ，在8号端口布置保显输出/模式控制端口(KSR)。
全文摘要
本发明涉及一种防短路失控的电路模块端口布置方法，可以简单地解决有关防失控电路核心模块端口(引脚)之间发生短路而引起失控的技术问题，所采取的技术措施是对核心电路模块(IC)端口位置进行安全排列布置。本方法虽然简单，但防止相邻端口(引脚)之间短路失控的效果特好，进一步完善了核心电路模块(IC)防失控的功能和性能，使系统电路具有全面防失控能力。因此，本发明具有重要的实用价值。
文档编号H03K19/0175GK102368686SQ20111021831
公开日2012年3月7日 申请日期2011年8月1日 优先权日2011年8月1日
发明者刘圣平 申请人:刘圣平