专利名称：基于逐次比较量化器的二阶前馈Sigma-Delta调制器的制作方法
技术领域：
本发明涉及一种Sigma-Delta模数转换器，属于集成电路领域。
背景技术：
随着消费类手持电子设备广泛需求和医用人体感应检测系统的专业应用，对高精度、低功耗、低成本模数转换器需求日渐广泛。然而随着集成电路工艺的不断更新并伴随着电源电压的降低与晶体管的本征增益的下降，导致模拟电路设计难度加大。所以需要我们在低电压下采用创新性的低功耗设计思路来满足系统上的要求。对于低功耗、高精度、低成本模数转换器的设计采用前馈Sigma-Delta结构的模数转换器已成为一个趋势。其中关键部分就在于Sigma-Delta调制器。采用前馈结构可以使输入信号不通过运算法放大器，从而避免运算放大器的非线性失真导致的调制器性能下降，可以在低电源电压下得到高性能的模数转换器。传统的二阶前馈Sigma-Delta调制器结构如
图1所示，主要由两个积分器，一个量化器前的加法器， 一个量化器，一个反馈数模转换器，一个把第一阶积分器输出信号放大2倍的放大器，一个计算出输入信号和反馈数模转换器输出信号之间差值的加法器构成。输入信号X与第一阶积分器输出信号放大两倍后的信号和第二阶积分器输出信号相加后输入到量化器，经过量化后，量化器输出信号Y经过DAC转换后与输入信号相减得到U, U输入到第一阶积分器。为保证高精度性能，量化器通常采用多比特位宽的量化器。采用多比特位宽量化器的优点在于可以在不增加Sigma-Delta调制器过采样率的条件下，提高调制器的噪声谐波抑制比， 同时可以提高系统的稳定性。量化器前的加法器电路通常由额外的有源或无源模拟电路构成，在一些新的设计中甚至把加法器功能放到数字域实现。额外电路的增加不可避免地带来功耗的损失。
发明内容
有鉴于此，本发明实施例的目的在于提供一种新的电路结构，用于去除额外的加法器电路，从而进一步降低电路功耗。本发明是采用以下技术方案实现的它包括本发明的用于逐次比较量化的多输入采样电容阵列构成的第二加法器单元6以及现有技术的两个开关电容积分器1、多比特逐次比较量化器2、基于数据权重平均算法的由二进制码转换成温度码功能的数字电路3、反馈电容式数模转换器4、用于计算输入信号与电容式数模转换器输出信号差值的第一加法器单元5构成的二阶前馈 Sigma-Delta调制器，结构如图2所示。第二加法器单元第一种结构第二加法器单元由2N个单位电容构成，N的取值范围为2到8。所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3 输出端相连。个电容的下极板通过三个开关IVu，Kn-U，V1,3与第一阶积分器输出端， 电压驱动器Bl输出端，电压驱动器Β2输出端相连；2ν_2个电容的下极板通过三个开关ΚΝ_2,i，KN_2,2，&_2,3与第二阶积分器输出端，电压驱动器Bl输出端，电压驱动器B2输出端相连； 严个，严个，· · /__个，2"个电容的下极板通过与之对应的1^3,1、1^3,2、1^3,3，1^4,
1、KN—4，2、KN—4，3，· · · ？ ΚΝ_(Ν_1) 1Λ ΚΝ_(Ν_1) 2Λ KN_(N_1)73 Κν_ν 1Λ Κν_ν 2Λ Κν_ν 3 与 苜号输入立而，电压马区动器Bl输出端，电压驱动器Β2输出相连；最后一个电容的下极板通过两个开关KuIu与信号输入端，电压驱动器Β2输出端相连。第二加法器单元第二种结构第二加法器单元由2Ν个单位电容构成，N的取值范围为2到8。所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器Β3 输出端相连。个电容的下极板通过三个开关IVu，Kn-U，V1,3与第一阶积分器输出端， 电压驱动器Bl输出端，电压驱动器Β2输出端相连；2ν_2个电容的下极板通过三个开关ΚΝ_2,
ΚΝ_2,2，ΚΝ_2,3与信号输入端，电压驱动器Bl输出端，电压驱动器Β2输出端相连；2ν_3个，2ν_4 个，· · 21_个，2”个电容的下极板通过与之对应的&_3,1、1(,_3,2、1(,_3,3，1(,_4,1、1(,_4,2、1(,_4, 3，· · ·，Vfrl)，1、Kn_(n_d,2、Vmj3, KN_Na, KN_N,2、KN_N,3 与第二阶积分器输出端，电压驱动器 Bl输出端，电压驱动器B2输出相连；最后一个电容的下极板通过两个开关Ku、KL,2与第二阶积分器输出端，电压驱动器B2输出端相连。调制器输入端分别与第一加法器单元和第二加法器单元相连；第一加法器单元输出端与第一阶积分器输入端相连；第一阶积分器输出端分别与第二加法器单元和第二阶积分器输入端相连；第二阶积分器输出端与第二加法器单元相连；第二加法器单元输出端与多比特逐次比较量化器相连，同时多比特逐次比较量化器通过反馈信号线与第二加法器单元相连；多比特逐次比较量化器输出端与基于数据权重平均算法的数字电路相连；基于数据权重平均算法的数字电路输出端与基于单位电容结构的反馈数模转换器相连；反馈数模转换器输出端与第一加法器单元相连。该调制器输入信号直接输入到第一加法器单元和第二加法器单元；第一加法器单元输出信号输入到第一阶积分器输入端；第一阶积分器输出信号输入到第二阶积分器同时将该信号输入到第二加法器单元；第二阶积分器输出信号输入到第二加法器单元；第二加法器单元对上述三个信号，即输入信号、第一阶积分器输出信号、第二阶积分器输出信号进行信号采样。在信号采样时刻，输入信号、第一阶积分器输出信号、第二阶积分器输出信号分别输入到第二加法器单元内的不同电容上，输入信号、第一阶积分器输出信号、第二阶积分器输出信号对应的信号采样电容容值的比例为1 2 1。当第二加法器单元采用第一种结构，在信号采样时刻，开关!^^、!^^、!^^、!^^、· · ·、Kn_(n_d,
KN_N,i、Ku、K闭合，其他开关断开。第一阶积分器输出信号通过开关IVu输入到2"-1个电容的下极板；第二阶积分器输出信号通过开关K1^1输入到2n_2个电容的下极板；输入信号通过开关Kn^V4,^ · · ·為^為^！^输入到？”个二“个，· · ·/κ个， 2N_N个和最后一个电容上。所有电容的上极板在信号采样时刻通过开关K与电压驱动器B3 输出端相连。当第二加法器单元采用第二种结构，在信号采样时刻，开关Kn^ KN_2>1、KN_3,^V4a, - · 、！Vo^pKgpKmK闭合，其他开关断开。第一阶积分器输出信号通过开关IVu输入到个电容的下极板；输入信号通过开关K1^1输入到2n_2个电容的下极板； 第二阶积分器输出信号通过开关Κμ,ΡΚ,^、· · ·、PKm,ρ Ku输入到2n_3个，2n_4 个，· · ·2Ν_(Ν_ 个，2N_N个和最后一个电容上。所有电容的上极板通过开关K与电压驱动器B3输出端相连。 采样后，多比特逐次比较量化器对采样信号进行N次的逐次比较、量化。在N次比较、量化期间，开关K
N-1,1、KN-2,1、KN—3，1、 Km、· · 、！Vfrl),i、VmU 断开，Kl,2 闭合，最后
一个电容的下级板与电压驱动器B2输出端相连，所有电容的上极板与比较量化器输入端相连。在进行第一次比较、量化时，开关KN_i,2首先闭合，KN_i,3断开，开关KN_2,2、KN_3,2、· · ·、 Kn-(H),2、KN_N,2 断开，开关 KN_2,3、KN_3,3、· · ·、1^_,3、1^,3 闭合。个电容的下极板通过开关Kh2与电压驱动器Bl输出端相连，2n_2个、2n_3个、· · ·、2n_(n_d个、2N_N个电容的下极板通过开关KN_2,3、KN_3,3、· · 、&_(,_1)，3、1(1^,3与电压驱动器82输出端相连。多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则KN_i,2断开，V1,3闭合， 个电容的下极板通过开关KN_u与电压驱动器B2输出端相连；若该值为0，则KN_u保持闭合，V1,3断开，2H个电容的下极板通过开关KN_i,2与电压驱动器Bl输出端相连，到此完成了第一次比较、量化。第一次比较、量化结束后，开始第二次比较、量化。第二次比较、量化期间开关KhvKim,3状态同第一次比较、量化结束时状态保持一致。在进行第二次比较、 量化时，开关KN_2,2首先闭合，KN_2,3断开，开关K N-3，2、· · ·、Kn-(^1) Λ KN_N 2 Plr Jf ？ Jf^K ΚΝ_3, 3、· · ·、Kn_(n_d,3、Kn_n,3闭合，2N_2个电容的下极板通过开关KN_2,2与电压驱动器Bl输出端相连，2N_3个、· · ·、2n_(n_d个、2N_N个电容的下极板通过开关KN_3,3、· · ^KnKvIW3 与电压驱动器B2输出端相连。多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则KN_2,2断开，KN_2,3闭合，2N_2个电容的下极板通过开关KN_2,3与电压驱动器B2输出端相连，若该值为0，则KN_2,2保持闭合，KN_2,3断开，2N_2个电容的下极板通过开关 KN-2,2与电压驱动器Bl输出端相连，到此完成了第二次比较、量化。第二次比较、量化结束后，开始第三次比较、量化。第三次比较、量化期间，开关IVu，KN_u状态同第一次比较、量化结束时状态保持一致，开关KN_2,2，KN_2,3状态同第二次比较、量化结束时状态保持一致。在进行第三次比较、量化时，开关KN_3,2首先闭合，KN_3,3断开，开关KN_4,2、· · ·、！VfrlU、KN_N,2 断开，开关KN_4,3、· · 、！Vm^IVu闭合。2N_3个电容的下极板通过开关&_3,2与电压驱动器Bl输出端相连，2N_4个、· · ·、2Ν_(Ν_ 个、2N_N个电容的下极板通过开关KN_4,3、· · ·、 Vm,3> KN_N,3与电压驱动器B2输出端相连。多比特逐次比较量化器进行一次比较、量化， 得到一位二进制码，若该值为1，则KN_3,2断开，KN_3,3闭合，2N_3个电容的下极板通过开关KN_3, 3与电压驱动器B2输出端相连，若该值为0，则KN_3,2保持闭合，KN_3,3断开，2N_3个电容的下极板通过开关KN_3,2与电压驱动器Bl输出端相连，到此完成了第三次比较、量化。依次类推， 第N次比较、量化期间，开关VmK1^3状态同第一次比较、量化结束时状态保持一致，开关 KN-2,2，KN_2,3状态同第二次比较、量化结束时状态保持一致，· · ，开关IVfrl^ KnKi3W 态同第N-I次比较、量化结束时状态保持一致。在进行第N次比较、量化时，开关KN_N,2首先闭合，KN_N,3断开，2N_N个电容的下极板通过开关KN_N,2与电压驱动器Bl输出端相连，多比特逐次比较量化器进行一次比较、量化，得到一位二进制码，若该值为1，则1^_,,2断开，&_,，3闭合，2N_N个电容的下极板通过开关KN_N,3与电压驱动器B2输出端相连，若该值为0，则KN_N,2保持闭合，KN_N,3断开，2N_N个电容的下极板通过开关KN_N,2与电压驱动器Bl输出端相连，到此完成了第N次比较、量化。多比特逐次比较量化器完成量化后输出的多比特二进制码通过基于数据权重平均算法的数字电路转换成温度码；输出的温度码控制基于电容结构的反馈数模转换器得到数模转换器输出信号；将数模转换器的输出信号输入到第一加法器单元与输入信号作差，作差后的信号输入到第一阶积分器的输入端。在本发明中，输入模拟信号Vin、第一阶积分器输出信号Vinl、第二阶积分器输出信号Vin2在采样时刻分别被多输入电容阵列组成的第二加法器单元内的电容进行下极板采样，图3A为第二加法器单元第一种结构的采样时刻示意图，图:3B为第二加法器单元第二种结构采样时刻示意图。在采样时刻第二加法器单元有别于传统的逐次比较量化器采样阵列电容只对单一的输入信号进行采样。在比较时刻，第二加法器单元电容阵列恢复成现有技术的逐次比较量化器类二进制权重采样电容阵列，图4A为第二加法器单元第一种结构在第一次比较时刻电路结构图，图4B为第二加法器单元第二种结构在第一次比较时刻电路结构图。利用电荷守恒定律，可以得到
权利要求
1. 一种Sigma-Delta调制器，其特征在于它包括两个基于开关电容电路的积分器，一个多比特逐次比较量化器，一个基于数据权重平均算法的由二进制码转换成温度码功能的数字电路，一个基于单位电容结构的反馈数模转换器；一个第一加法器单元；一个第二加法器单元；第二加法器单元第一种结构第二加法器单元包括2N个单位电容，N的取值范围为2到 8;所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器B3输出端相连；2H个电容的下极板通过三个开关lu，Vu2, V1,3与第一阶积分器输出端，电压驱动器Bl输出端，电压驱动器B2输出端相连；2N_2个电容的下极板分别通过三个开关KmyIV2, 2，Κν_2,3与第二阶积分器输出端，电压驱动器Bl输出端，电压驱动器Β2输出端相连；2ν_3个， /_4个，· ·。"^个二㈣个电容的下极板通过与之对应的!^^!^^!^^!^^!^^ Κν-4,3' · · ·，Kn-(^1)jKn-(H),2、Kn-(H)i3, ΚΝ—Ν,” Κν_ν,2、Κν_ν,3 与信号输入端，电压驱动器 Bl 输出端，电压驱动器Β2输出相连；最后一个电容的下极板通过两个开关Ku、KL,2与信号输入端，电压驱动器Β2输出端相连；第二加法器单元第二种结构第二加法器单元包括2Ν个单位电容，N的取值范围为2 到8 ；所有电容的上极板与一个开关K的一端相连，该开关另一端与一电压驱动器Β3输出端相连；2Η个电容的下极板通过三个开关IVu，V^2, Km,3与第一阶积分器输出端，电压驱动器Bl输出端，电压驱动器Β2输出端相连；2ν_2个电容的下极板分别通过三个开关ΚΝ_2, ΚΝ_2,2，ΚΝ_2,3与信号输入端，电压驱动器Bl输出端，电压驱动器Β2输出端相连；2ν_3个，2ν_4 个，· · 21_个，2”个电容的下极板通过与之对应的&_3,1、1(,_3,2、1(,_3,3，1(,_4,1、1(,_4,2、1(,_4, 3，· · ，I^m、Kn_(n_d,2、Kn_(n_D,3，KmVKm,2、1^,3与第二阶积分器输出端，电压驱动器 Bl输出端，电压驱动器B2输出相连；最后一个电容的下极板通过两个开关Ku、KL,2与第二阶积分器输出端，电压驱动器B2输出端相连；调制器输入端分别与第一加法器单元和第二加法器单元相连； 第一加法器单元输出端与第一阶积分器输入端相连； 第一阶积分器输出端分别与第二加法器单元和第二阶积分器输入端相连； 第二阶积分器输出端与第二加法器单元相连；第二加法器单元输出端与多比特逐次比较量化器相连，同时多比特逐次比较量化器通过反馈信号线与第二加法器单元相连；多比特逐次比较量化器输出端与基于数据权重平均算法的数字电路相连；基于数据权重平均算法的数字电路输出端与基于单位电容结构的反馈数模转换器相连；反馈数模转换器输出端与第一加法器单元相连。
全文摘要
本发明公开了一种基于逐次比较量化的前馈二阶Sigma-Delta调制器。本发明所述的Sigma-Delta调制器包括现有技术的两个基于开关电容结构的积分器(1)、一个多比特逐次比较量化器(2)、一个基于数据权重平均算法由二进制码转换成温度码的数字电路(3)、一个基于电容的反馈数模转换器(4)、一个计算出输入信号和反馈数模转换器输出信号之间差值的第一加法器单元(5)。一个在前馈通路上的直接由逐次比较器的多输入采样开关电容阵列构成的第二加法器单元(6)，该加法器单元取代了目前通过额外的模拟加法器功能电路或数字加法器功能电路。本发明得到的Sigma-Delta调制器，具有超低功耗，高分辨率的特点。
文档编号H03M1/38GK102545901SQ20111040924
公开日2012年7月4日 申请日期2012年2月21日 优先权日2012年2月21日
发明者万培元, 林平分, 郎伟 申请人:北京工业大学