专利名称：用于实现最小动态范围的逐次渐近型模数转换电路的制作方法
技术领域：
本发明涉及一种模数转换电路(Analog-to-Digital Converter，ADC)，尤其是涉 及一种通过对逐次渐近型积分器的输入参考电压的调整有效的实现以最小的动态范围的 逐次渐近型模数转换电路(SAR ADC)。
背景技术：
逐次渐近型模-数转换器(Successive Approximation Register Analog-to-Digital Converter, SAR ADC)诞生于20世纪40年代的美国贝尔实验室，SAR ADC仍是当今流行的ADC的主要架构之一。尽管实现SAR ADC的方式千差万别，但其基本结构非常简单。模拟输入电压Vin 由采样/保持电路保持。如
图1所示，为电容式DAC实现SAR ADC的电路示意图。电容式
DAC包括一个由N个按照二进制加权排列的电容Cp C2, C3.....Cn (N表示将模拟输入信号
Vin进行模拟-数字转换后的数字信号位数)和一个电容Ctl组成的阵列；假如最低位对应 的电容 C1 = C，那么，C0 = C ;C2 = 2C ；C3 = 4C ；. . . ;CN = 2n_1C0 电容 C” C2、C3、. . .、Cn 以 及电容Ctl的公共端通过开关Sx接地，且该公共端连接比较器的负输出端；另外，CO通过切
换开关Stl在模拟输入信号Vin和地GND之间切换，而电容Cp C2, C3.....Cn的自由端分别
通过开关Sp S2.....Sn在模拟输入信号Vin、参考电压信号Vref和地GND之间切换。在采样阶段，由开关Sx将电容阵列的公共端接地，而电容阵列的自由端连接到输 入信号Vin。采样后，公共端与地断开，自由端与Vin断开，在电容阵列上有效地获得了与输 入电压成比例的电荷量。然后，将所有电容的自由端接地，驱动公共端(其电压为Vx)至一 个负压-Vin。作为二进制搜索算法的第一步，比较器U1先输出数字信号的最高位(即第N位)。 电容Cn通过开关Sn与地断开并切换连接至参考电压信号Vref，驱动公共端Vx向正端移动 l/2*Vref。因此，Vx = _Vin+l/2XVref。如果Vx < 0 (即 Vin > 1/2 X Vref)，比较器输出为逻辑 1。如果 Vin < 1/2 X Vref, 比较器输出为逻辑0;如果比较器输出为逻辑1，最高位的电容Cn保持连接至考电压信号 Vref,否则，最高位的电容Cn通过开关Sn连接至地。第二步，对应转换后数字信号次高位的电容CV1通过开关Sim连接至Vref，此时 当上一步比较器输出逻辑为1时，Vx = -Vin+(1/2+1/4) XVref ；当上一步比较器U1输出逻 辑为0时，Vx = -Vin+(1/2-1/4) X Vref。将新的Vx电压与地电位进行比较，比较器U1输 出对应的逻辑。继续上述过程，一共经过N步直至数字信号所有位的值均确定下来。简言之，Vx= -Vin+B^!XVref/2+BN_2XVref/4+BN_3XVref/8+. · · +B0XVref/2Ν_1, 其中B为比较器U1输出的数字信号对应位数的逻辑电平，且该数字信号从最低位至最高位 分别为第1位至第N位。从前面描述的SAR ADC的工作原理可知，SAR ADC的最小可分辨电压与其位数N成反比。如果基准电压Vref = IV，SAR ADC的量化位数N = 8，那么其最小可分辨电压约为 3. 9mV，即SAR ADC的最低有效位LSB = 3. 9mV。而基准电压Vref = IV则限定了 SARADC可 有效转换的动态范围为0 IV。现有技术的缺点在于动态范围无法灵活设置，而且最小可分辨电压值也不够低， 这样就容易造成应用和成本上的浪费。例如应用中碰到被测电压信号的范围为0.5V 0. 6V，而系统要求的最小可分辨电压不超过0. 5mV,按照现有技术至少需要使用N = 11位的 SARADC0而最低有效位LSB = 0. 5mV,N = 11位的SARADC可实现的测量动态范围可达0 IV，对于0. 5V 0. 6V的测量范围而言，显然在应用上有90%的动态范围被浪费了。如果能 够将动态范围缩小到与测量范围相等，那么只需要N = 8位的SAR ADC即可。再来看实际电路的设计，假设最小单位电容的大小为C，那么11位的二进制电容 阵列需要的总电容大小为2048C，而8位的二进制电容阵列需要的总电容大小仅为256C。显 然，电路在电容的成本上也存在着87. 5%的浪费。
发明内容
本发明提出一种通过对逐次渐近型积分器的输入参考电压的调整有效的实现以 最小的动态范围的逐次渐近型模数转换电路(SAR ADC)，解决现有SAR ADC存在浪费动态范 围的技术问题。本发明采用了如下技术方案来实现一种用于实现最小动态范围的逐次渐近型模 数转换电路，其包括具有模拟输入电压Vin的模拟输入信号；输入信号为三个参考电压Vrp、Vrn和Vcm的积分器，按二进制搜索算法驱动其输 出端输出电压Vda;正输入端连接模拟输入信号、负输入端接积分器的输出电压Vda的比较器，其输 出端逐步输出N位数字信号；逐次渐近型的积分器包括由N-I个按照二进制加权排列的电容Cp C2, C3.....
CN_!分别串接开关Si、S2、S3.....Sh组成的二进制电容阵列，其中，开关Si、S2.....Sn^1的
其中一个切换端连接参考电压Vcm，另一个切换端通过第一开关Sa连接参考电压Vrn、通过 第二开关Sb连接参考电压Vrp，且二进制电容阵列连接运算放大器的负输入端；正输入端 连接参考电压Vcm的运算放大器，其输出端连接比较器的负输入端；积分电容Cx串接开关 Sx3后连接在运算放大器的负输入端与输出端之间，且积分电容Cx与开关Sx3的公共端通过 开关Sx2接入参考电压Vcm，而开关Sxl连接在运算放大器的负输入端与输出端之间；其中，N表示将模拟输入信号进行模拟_数字转换后的数字信号位数；Vcm为Vrp 和Vrn的中间值，Vrp和Vrn的差值限定了模数转换电路的动态范围。其中，积分器驱动输出电压Vda实现比较器输出第1位数字信号的步骤包括开关 S1 SN_i分别将二进制电容阵列连接到参考电压Vcm，开关Sxl导通让运算放大器处于单位 增益负反馈的工作状态，开关Sx2导通，开关Sx3断开，使参考电压Vcm分别被二进制电容阵 列和积分电容Cx采样；开关Sxl和Sx2断开，开关Sx3导通，将参考电压Vcm送至运算放大器 的输出端，由比较器将运算放大器的输出电压Vda与模拟输入信号Vin进行比较；若Vin > Vda，则比较器输出Vout = 1作为输出数字信号的第1位，并控制第一开关Sa断开，第二开关Sb导通；若Vin < Vda,则比较器输出Vout = O作为输出数字信号的第1位，并控制第一 开关Sa导通，第二开关Sb断开。其中，积分器驱动输出电压Vda实现比较器输出第m位数字信号的步骤包括根 据第1步中比较器输出端的输出结果，控制开关sN_m+1将电容CN_m+1的下极板接到参考电压 Vrp或Vrn ；控制开关Sxl导通让运算放大器处于单位增益负反馈的工作状态，开关Sx2导通， 开关Sx3断开，此时参考电压Vcm被积分电容Cx采样、参考电压Vrn或参考电压Vrp被电容 CV1的电容采样，然后开关Sxl和Sx2断开，开关Sx3导通，开关SN_m+1将电容CN_m+1的下极板接 到参考电压Vcm，驱动运算放大器输出端电压Vda至比较器；由比较器将运算放大器输出端 电压Vda与模拟输入信号的电压Vin进行比较，若Vin > Vda，则比较器输出Vout = 1作 为输出数字信号的第m位，若Vin < Vda，则比较器输出Vout = O作为输出数字信号的第m 位；根据第m步比较器的输出结果控制开关SN_m+1在第m步之后的步骤中对参考电压Vrp或 Vrn采样，还是对Vcm采样；其中，1 <111<队且111为整数。其中，若在第1步中比较器输出Vout = 1，则控制第一开关Sa断开且第二开关Sb 导通，将参考电压Vrp通过开关SN_m+1接入到电容CN_m+1 ；若在第1步中比较器输出Vout = 0，则控制第一开关Sa导通，第二开关Sb断开，将参考电压Vrn通过开关SN_m+1接入到电容
。N-m+i °其中，在第1步中比较器输出Vout = 1时，若第m步中比较器输出Vout = 1，则控 制开关SN_m+1在第m步之后的步骤中对参考电压Vrp采样，若第m步中比较器输出Vout = 0，则控制开关SN_m+1在第m步之后的步骤中对参考电压Vcm采样；在第1步中比较器输出 Vout = O时，若第m步中比较器输出Vout = 1，则控制开关SN_m+1在第m步之后的步骤中对 参考电压Vcm采样，若第m步中比较器输出端Vout = 0，则控制开关SN_m+1在第m步之后的 步骤中对参考电压Vrn采样。其中，运算放大器输出端电压
权利要求
1.一种用于实现最小动态范围的逐次渐近型模数转换电路，其特征在于，包括输入信号为三个参考电压Vrp、Vrn和Vcm的逐次渐近型积分器，按二进制搜索算法驱 动其输出端输出电压Vda;正输入端连接输入电压Vin的模拟输入信号、负输入端接积分器的输出电压Vda的比 较器，其输出端逐步输出N位数字信号；积分器包括由N-I个按照二进制加权排列的电容CpCyC3.....CV1分别串接开关SpS2、S3.....Sim组成的二进制电容阵列，其中，开关Sp S2.....Sn^1的其中一个切换端连接参考电压Vcm，另一个切换端通过第一开关Sa连接参考电压Vrn、通过第二开关Sb连接参考 电压Vrp，且二进制电容阵列连接运算放大器的负输入端；正输入端连接参考电压Vcm的运 算放大器，其输出端连接比较器的负输入端；积分电容Cx串接开关Sx3后连接在运算放大 器的负输入端与输出端之间，且积分电容Cx与开关Sx3的公共端通过开关Sx2接入参考电压 Vcm，而开关Sxl连接在运算放大器的负输入端与输出端之间；其中，N表示将模拟输入信号进行模拟_数字转换后的数字信号位数；Vcm为Vrp和Vrn 的中间值，Vrp和Vrn的差值限定了模数转换电路的动态范围。
2.根据权利要求1所述用于实现最小动态范围的逐次渐近型模数转换电路，其特征在 于，积分器驱动输出电压Vda实现比较器输出第1位数字信号的步骤包括开关S1 Sim分别将二进制电容阵列连接到参考电压Vcm，开关Sxl导通让运算放大器 处于单位增益负反馈的工作状态，开关Sx2导通，开关Sx3断开，使参考电压Vcm分别被二进 制电容阵列和积分电容Cx采样；开关Sxl和Sx2断开，开关Sx3导通，将参考电压Vcm送至运算放大器的输出端，由比较器 将运算放大器的输出电压Vda与模拟输入信号Vin进行比较；若Vin > Vda,则比较器输出Vout = 1作为输出数字信号的第1位，并控制第一开关 Sa断开，第二开关Sb导通；若Vin < Vda,则比较器输出Vout = O作为输出数字信号的第1 位，并控制第一开关Sa导通，第二开关Sb断开。
3.根据权利要求1所述用于实现最小动态范围的逐次渐近型模数转换电路，其特征在 于，积分器驱动输出电压Vda实现比较器输出第m位数字信号的步骤包括根据第1步中比较器输出端的输出结果，控制开关SN_m+1将电容CN_m+1的下极板接到参 考电压Vrp或Vrn ；控制开关Sxl导通让运算放大器处于单位增益负反馈的工作状态，开关Sx2导通，开关 Sx3断开，此时参考电压Vcm被积分电容Cx采样、参考电压Vrn或参考电压Vrp被电容CN_m+1 的电容采样，然后开关Sxl和Sx2断开，开关Sx3导通，开关SN_m+1将电容CN_m+1的下极板接到参 考电压Vcm，驱动运算放大器输出端电压Vda至比较器；由比较器将运算放大器输出端电压Vda与模拟输入信号的电压Vin进行比较，若Vin > Vda，则比较器输出Vout = 1作为输出数字信号的第m位，若Vin < Vda，则比较器输出 Vout = O作为输出数字信号的第m位；根据第m步比较器的输出结果控制开关SN_m+1在第m步之后的步骤中对参考电压Vrp 和参考电压Vrn的其中之一或参考电压Vcm采样；其中，l<m<N，且m为整数；第1位为最高位，第N位为最低位。
4.根据权利要求3所述用于实现最小动态范围的逐次渐近型模数转换电路，其特征在于，若在第1步中比较器输出Vout = 1，则控制第一开关Sa断开且第二开关Sb导通，将参 考电压Vrp通过开关SN_m+1接入到电容CN_m+1 ；若在第1步中比较器输出Vout = 0，则控制第 一开关Sa导通，第二开关Sb断开，将参考电压Vrn通过开关SN_m+1接入到电容CN_m+1。
5.根据权利要求3所述用于实现最小动态范围的逐次渐近型模数转换电路，其特征在 于，在第1步中比较器输出Vout = 1时，若第m步中比较器输出Vout = 1，则控制开关SN_m+1 在第m步之后的步骤中对参考电压Vrp采样，若第m步中比较器输出Vout = 0，则控制开关 SN_m+1在第m步之后的步骤中对参考电压Vcm采样；在第1步中比较器输出Vout = O时，若 第m步中比较器输出Vout = 1，则控制开关SN_m+1在第m步之后的步骤中对参考电压Vcm采 样，若第m步中比较器输出端Vout = 0，则控制开关SN_m+1在第m步之后的步骤中对参考电 压Vrn采样。
6.根据权利要求3所述用于实现最小动态范围的逐次渐近型模数转换电路，其特征在 于，运算放大器输出端电压+其中Vref = Vrp-Vrn0
7.根据权利要求1-6任何一项所述用于实现最小动态范围的逐次渐近型模数转换电 路，其特征在于，积分电容Cx的电容值为2^(，其中C为在二进制电容阵列中对应第N位数 字信号的电容C1的电容值。
全文摘要
本发明提出一种用于实现最小动态范围的逐次渐近型模数转换电路，其包括具有模拟输入电压Vin的模拟输入信号；输入信号为三个参考电压Vrp、Vrn和Vcm的逐次渐近型积分器，按二进制搜索算法驱动其输出端输出电压Vda；正输入端连接模拟输入信号、负输入端接积分器的输出电压Vda的比较器，其输出端逐步输出N位数字信号。本发明通过对逐次渐近型积分器的输入参考电压的调整有效的实现以最小的动态范围的SARADC电路来满足实际应用的要求，达到了既不浪费SARADC电路的动态范围，又节省了实际电路成本的目的。
文档编号H03M1/38GK102111156SQ20111004039
公开日2011年6月29日 申请日期2011年2月18日 优先权日2011年2月18日
发明者蒋大龙, 詹昶, 赵琮 申请人:深圳市锐能微科技有限公司