逐次逼近模数转换器的制造方法
【技术领域】
[0001] 本实用新型设及模数转换技术，具体设及一种逐次逼近模数转换器。
【背景技术】
[0002] 模数转换器（AnalogDigitalConverter,ADC)是一种将输入的模拟信号转换成 数字信号的电子元件，广泛用于各种MEMS传感器信号处理电路中。电荷再分配型的逐次逼 近型模数转换器（SuccessiveApproximationADC，SARADC)具有低功耗、小尺寸、结构简 单等特点，适于对采样速率要求不高的应用领域。
[0003] 但是由于电容失配的影响，电荷再分配型逐次逼近模数转换器的转换精度受到限 审IJ，在不采用校准的情况下精度只能达到10~12比特，而且所需的电容面积很大，因为电 容越小则失配越严重，从而做出的转换器精度也越差。大的电容面积不仅导致制造成本增 加，而且严重降低转换速度。现有校准技术在校准过程中需要一个不断变化的模拟输入信 号Vin，且对输入信号Vin的幅度有一定要求，振幅太小或者太大都会导致校准失败，最终 导致SARADC不能正常工作。而在一般情况下，整个系统刚刚上电后，Vin是不确定的，其 幅度是无法预料的，必须等整个系统能提供一个稳定的Vin幅度后才能开始ADC的校准，该 不仅会增加系统复杂度、浪费时间、而且会增加系统风险。 【实用新型内容】
[0004] 有鉴于此，本实用新型提出了一种逐次逼近模数转换器，在系统上电后马上就可 W开始校准，节省了时间，而且校准过程不需要系统中其它模块的参与，降低了系统复杂度 和风险。
[00化]所述逐次逼近模数转换器，包括：
[0006] 校准数据源，用于在校准模式输出校准信号，所述校准信号为表征N位二进制数 的数字信号；
[0007] N位精度的开关电容数模转换电路，用于在校准模式输出表征所述二进制数与逐 次逼近信号差值的模拟信号，并在所述模拟信号中加入扰动信号；
[000引比较器，用于比较加入扰动信号的模拟信号与共模电平输出比较结果；
[0009] 控制电路，用于根据所述比较结果调整所述逐次逼近信号，并在比较结果符合预 定条件时输出当前逐次逼近信号作为原始数字信号；
[0010] 校准模块，用于在校准模式下W迭代方式调整输出权值直至校准误差小于预定阔 值，所述校准误差根据对应于不同的扰动信号的所述原始数字信号、当前输出权值W及扰 动信号获得。
[0011] 优选地，所述校准数据源为计数器。
[0012] 优选地，所述校准数据源为伪随机数发生器。
[0013] 优选地，所述校准数据源为存储器。
[0014] 优选地，所述N位二进制数为14位二进制数，所述14位二进制数转换成十进制后 大于0小于16383。
[0015] 优选地，所述14位二进制数转换成十进制后大于1638小于14745。
[0016] 优选地，所述N位精度的开关电容数模转换电路包括：
[0017] N个电容，具有第一端和第二端，所述第一端连接到所述开关电容数模转换电路的 输出端；
[001引 N个开关，与所述电容一一对应设置，每个所述开关与对应的电容的第二端连接， 使得电容的第二端在第一电平、第二电平和输入电平之间切换；
[0019] 扰动电容，具有第一端和第二端，所述第一端连接到所述开关电容数模转换电路 的输出端；
[0020] 扰动开关，与所述扰动电容的第二端连接，使得扰动电容的第二端在第一电平、第 二电平和共模电平之间切换；
[0021] 采样开关，连接在所述输出端和共模电平之间。
[0022] 优选地，在校准模式采样阶段，当所述校准信号的第i位为1时，第i选择开关连 接至所述第一电平，当所述校准信号的第i位为0时，第i选择开关连接至所述第二电平， 其中，1《i《N;所述采样开关闭合。
[0023] 优选地，在校准模式的逐步逼近阶段，所述采样开关断开，所述第一至第N开关根 据所述逐步逼近信号的控制闭合或断开。
[0024] 优选地，第一电容的大小为C。，第i电容的大小为1.86h*C。，其中1《i《N，第 化1电容的大小为C。，扰动电容的大小为50C。。
[0025] 优选地，所述校准模块还用于在工作模式将所述原始数字信号加权后输出。
[0026] 优选地，所述校准模块包括：
[0027] 第一寄存器，用于寄存加入第一扰动信号的模拟信号对应的第一原始数字信号； [002引第二寄存器，用于寄存加入第二扰动信号的模拟信号对应的第二原始数字信号；
[0029] 第一输出开关，连接在所述控制电路和所述第一寄存器之间，在所述N位精度的 开关电容数模转换电路加入第一扰动信号时闭合，加入第二扰动信号时断开；
[0030] 第二输出开关，连接在控制电路和所述第二寄存器之间，在所述N位精度的开关 电容数模转换电路加入第一扰动信号时断开，加入第二扰动信号时闭合；
[0031] 第一乘法器，用于根据当前输出权值对所述第一原始数字信号加权输出第一输出 信号；
[0032] 第二乘法器，用于根据当前输出权值对所述第二原始数字信号加权输出第二输出 信号；
[0033] 加法器，用于根据第一输出信号、第二输出信号和当前扰动信号计算校准误差；
[0034] 输出权值迭代模块，用于根据所述校准误差W迭代方式调整输出权值直至所述校 准误差小于预定阔值；
[0035] 第S寄存器，用于寄存所述当前输出权值。
[0036] 优选地，所述第一扰动信号和第二扰动信号幅值相同，极性相反。
[0037] 通过增加校准数据源，并使得开关电容数模转换网络基于校准数据源输出的数字 校准信号进行数模转换，可W提高校准输入信号的稳定性，从而提高系统稳定性，节省校准 时间。
【附图说明】
[003引通过W下参照附图对本实用新型实施例的描述，本实用新型的上述W及其它目 的、特征和优点将更为清楚，在附图中：
[0039] 图1是现有技术的逐次逼近模数转换器的结构示意图；
[0040] 图2是本实用新型实施例的逐次逼近模数转换器的结构示意图；
[0041] 图3是图2中的开关电容数模转换电路的电路图；
[0042] 图4是图2中的校准模块的结构示意图；
[0043] 图5是本实用新型实施例的逐次逼近模数转换器的校准方法的流程图。
【具体实施方式】
[0044] W下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的 元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘 制。
[0045] 图1示出了现有技术的逐次逼近模数转换器的结构图。一个14位精度的电荷再 分配型的逐次逼近模数转换器SARADC包括；开关电容数模转换电路DAC、比较器COMP、控 制电路100W及校准模块200。
[0046] 控制电路100通过控制开关电容数模转换电路DAC中的开关的闭合和断开，逐次 逼近输入SARADC的模拟信号，得到所述模拟信号对应的14位二进制数化aw[13:0]，其 中，Draw[13]为最高有效位，Draw[0]为最低有效位。校准模块200将化aw[13:0]与权值 w[13:0]点乘后得到经过校准的数值Dout，其中，权值w[13:0] = (wl3，wl2，"w0)为一个 长度为14的实数数组，权值w[13:0]在校准模式下通过校准得到。在校准时需要一个不 断变化的模拟输入信号Vin，且对输入信号Vin的幅度有一定要求，振幅太小或者太大都会 导致校准失败，最终导致SARADC不能正常工作。而在一般情况下，整个系统刚刚上电后， Vin是不确定的，其幅度是无法预料的，必须等整个系统能提供一个稳定的Vin幅度后才能 开始ADC的校准，该不仅会增加系统复杂度、浪费时间、而且会增加系统风险。
[0047] 图2示出了本实用新型实施例的逐次逼近模数转换器的结构图，本实用新型实施 例的14位逐次逼近模数转换器包括开关电容数模转换电路DAC、比较器COMP、控制电路 100、校准模块200W及校准数据源300。
[0048] 校准数据源300用于产生校准信号，其为数字信号。在本实施例中，校准信号可W 为供校准使用的一个14位的二进制数化[13:0]。容易理解，将校准信号位数设定为14位 仅为方便说明，校准信号可W是任意位数的二级制数。
[0049] 校准数据源300可W是计数器，可W是伪随机数发生器，还可W是寄存器或其它 可W用于产生预定N位二进制数的数字信号的部件。
[0化日]优选地，校准信号化[13:0]转换成十进制后大于0小于16383。更优选地， 化[13:0]转换成十进制后大于1638小于14745。校准信号被设定在上述范围内时，可W更 好地避免校准失败。
[0051] N位精度的开关电容数模转换电路DAC用于在校准模式输出表征所述二进制数与 逐次逼近信号差值的模拟信号，并在所述模拟信号中加入扰动信号。
[0052] 在正常工作模式下，开关电容数模转换电路DAC首先采样输入信号Vin，然后再将 来自控制电路100的逐次逼近信号（为数字信号）转换为模拟信号与采样得到的输入信号