专利名称：延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统的制作方法
技术领域：
本发明涉及延迟元件、可变延迟线、电压控制振荡器等等。更具体地说，本发明涉及能调节延迟量或频率以及能执行温度补偿的电路元件。另外，本发明涉及诸如使用那些
背景技术：
通过所施加的电压改变振荡频率的电压控制振荡器能容易地控制振荡频率，因为它能比电流控制类型更易于生成控制信号。因此，广泛地使用这种电压控制振荡器。还有称为电压控制振荡器的几种技术。其中，常使用的是通过多个单元(每ー単元包括配置有晶体管的反相器，并具有调节所述变换器的延迟的功能)形成闭合回路的电路，原因在于它的简单的电路结构。配置有闭合回路的反相器能形成称为环形振荡器的振荡器，其形成以便根据反馈方法振荡。在配置有反相器的电压控制振荡器中，存在下面所述类型的电路，即，其具有调节反相器的延迟的功能，由具有添加到反相器和电源间的连接部的附加晶体管的结构实现，并且将由反相器和所述添加的晶体管构成的延迟元件用作ー个单元。通过这种电路，通过调节连接到电源的晶体管的栅极的偏压，改变振荡频率。日本未审专利公开号05-136693 (图I，段落0003-0004，0009-0011等等专利文献I)公开了ー种锁相环，通过将用于补偿温度特性的技术添加到这种电压控制振荡器来构成。图63是表示在专利文献I中描述的锁相环的图解。锁相环配置有电压控制振荡器910、相位比较器904、低通滤波器905和选择电路906。另外，当开始振荡时用于确定振荡时钟的电势补偿电路连接到选择电路906。此外，温度补偿电路920连接到电压控制电路910。电压控制振荡器910配置有环形振荡器，其通过将CMOS (互补金属氧化物硅)晶体管911的串联连接的奇数级的输出反馈回输入侧获得振荡。当将振荡控制电压提供给连接到每ー CMOS晶体管911的接地侧的N沟道型MOS (金属氧化物硅)晶体管(在下文中，称为“NM0S晶体管”)912的栅极时，确定振荡时钟OCK的频率。相位比较器904检测电压控制振荡器910的振荡时钟OCK和特定周期參考时钟RCK间的相位差，以及将表示那些时钟间的相位差的检测输出ro输入到低通滤波器905。低通滤波器905消除表示振荡时钟OCK和參考时钟RCK间的相位差的相位比较器904的输出H)的高频分量，以及将其输入到选择电路906，作为第一控制电压VCl。将第一控制电压VC I或第二控制电压VC2从选择电路906提供给MOS晶体管912的栅极，确定电压控制振荡器910的振荡时钟OCK的频率。另外，P沟道型MOS晶体管(在下文中称为“PMOS晶体管”)913连接到各个CMOS晶体管911的电流源侧，以及用于根据温度増加接通PMOS晶体管913的温度补偿电压VTC施加到PMOS晶体管913的栅极。生成温度补偿电压VTC的温度补偿电路920配置有串联连接在电源接地和其栅极连接到漏极的NMOS晶体管922间的电阻921 ；CM0S晶体管923，用于接收电阻921和NMOS晶体管922间的接合点的输出；以及PMOS晶体管924，连接到CMOS晶体管923的输出侧，同时其栅极连接到漏极。CMOS晶体管923的输出提供给电压控制振荡器910，作为温度补偿电压VTC。因此，当MOS晶体管922的驱动能力由于温度増加而恶化吋，NMOS晶体管922的压降变得显著。因此，电阻921和NMOS晶体管922间的接合点处的电势增加，因此，关闭CMOS晶体管923的P沟道侧，并 接通其N沟道侧。因此，拉升作为CMOS晶体管923的输出的温度补偿电压VTC。因为温度补偿电压VTC的増加，降低连接到电压控制振荡器910的每ー CMOS晶体管911的PMOS晶体管913的导通电阻。因此，能补偿由温度增加而引起的CMOS晶体管911的驱动能力的恶化，由此，抑制每ー CMOS晶体管911的延迟量的増加。因此，能防止振荡时钟OCK的频率的大的波动。另外，选择电路906将根据振荡时钟OCK和參考时钟RCK间的相位差波动的的第ー控制电压VCl或固定电平的第二控制电压VC2提供给NMOS晶体管912的栅极。从检测由电压控制振荡器910输出的振荡时钟OCK和參考时钟RCK间的相位差的相位比较器904的比较输出ro获得第一控制电压VC1，以及将其输入到选择电路906。同吋，从电压补偿电路930获得第二控制电压VC2，并输入到选择电路906，其中与电流源电势的波动无关，所述电压补偿电路930能获得恒定电平输出。生成恒定电平的第二控制电压VC2的电压补偿电路930配置有NM0S晶体管931，连接到电源侧以及具有提供给其栅极的电源电势；以及两个NMOS晶体管932、933，串联连接在接地侧并具有连接到漏极的栅极。电压补偿电路930将NMOS晶体管931和NMOS晶体管932间的接合点的电势输出作为第二控制电压VC2。通过使用这种电压补偿电路930，NMOS晶体管932的电源侧上的电势一直表示比接地电势高出NMOS晶体管932、933的阈值的量的电压。因此，从NMOS晶体管931、932间的接合点获得的第二控制电压VC2总是保持恒定电平，与电源电势的波动无关。然而，在专利文献I中描述的电压控制振荡器的延迟元件中，存在能从外部调节的两个部分，用于相对于温度的变化稳定振荡频率。因此，结构变得复杂。另外，还存在如在下文所述的ー些问题。第一问题是温度补偿不足，因为通过专利文献I的温度补偿电路执行的温度补偿通过仅利用电阻和ニ极管接法晶体管(diode-connected transistor)的温度相关性间的差值，生成温度补偿电压。由于三个下述的原因，通过该结构的温度补偿变得不足。第一原因是在电阻和ニ极管接法晶体管的电压-电流特性方面存在大的差异。特别地，ニ极管接法晶体管通常用作电阻的替代，然而，电压和电流的线性不好。因此，由那两个元件确定的电压对由于温度引起的电流的变化显示出不良线性。第二原因是电阻和ニ极管接法晶体管的温度相关性随电压区而改变。存在由电压引起的电阻的温度相关性的小的变化。同吋，晶体管的温度相关性根据电压大大地改变，因为迁移率的温度相关性和阈值的温度相关性具有大的作用，以及其相对于温度彼此反转其效应。因此，根据两个元件的两端的温度生成的电压的变化改变，以致于温度的变化和电压的变化间的对应变为非线性形式。在一些情况下，其关系变为反转，使得难以在其上执行控制。第三个原因是在配置有电阻和ニ极管接法晶体管的温度补偿电路生成的用于温度的电压和用于补偿由于在配置有晶体管的电压控制振荡器内生成的温度变化而引起的特性变化的电压间没有精确的一致性。即，电压控制振荡器和温度补偿电路具有不同的温度相关性，因此，温度补偿效果不充分。因为这三个原因，通过专利文献I的技术执行的温度补偿不充分。第二个问题是在性能方面具有大的序时变化，因为需要将不同控制下的偏压(电压)施加到延迟元件的电源侧和接地侧。即，将来自温度补偿电路的偏压施加到电源侧，以及将来自电势补偿电路的偏压施加到接地侧。通过该结构，电源侧和接地侧将在完全不同的控制下。因此，在大不同的偏压条件下，使用接收电源侧上的偏压的晶体管(图63中的913)和接收接地侧上的偏压的晶体管(图63中的912)。因此，电流源侧和接地侧上的晶体 管的恶化状态大大地改变，因此，由晶体管的一个引起的恶化改变电压控制振荡器的性能并大大地影响长期可靠性。如所述，性能的序时变化显著。类似于第二个问题，由于用于调节频率的电势补偿电路的功能和用于补偿温度的温度补偿电路的功能工作在延迟元件的不同部分的事实，导致第三问题。即，专利文献I的技术要求在延迟元件内设置的、能从外部调节的两个部分。因此，上述技术不能应用于只具有一个在延迟元件内设置的、能从外部调节的部分的结构。另外，在延迟元件内存在两个外部可调节部分的情况下，如果将两个外部可调节部分构造成用相同的方式控制以便避免第二问题的序时变化，结果变成与仅具有一个可调节部分的情形相同的结构。因此，上述技术不能应用于这种情形。即，当构造成使用于分别接收提供给电源侧和接地侧的偏压的晶体管通过分别提供下述偏压来同时控制时，即，两个晶体管在所述偏压下以相同方式改变，仅存在ー种能实际使用的偏压。因此，不能应用专利文献I的技木。此外，在延迟元件内存在两个外部可调节部分的情况下，使用这两个可调节部分。因此，不能添加其它的可调节功能。因此，仅在非常有限的条件下使用该技木。第四个问题是在使用该结构方面没有多功能性。即，将延迟元件限制成以反相器和添加到反相器的晶体管来构造其结构，并且不能使用其它结构。
发明内容
因此，本发明的示例性目的是提供结构简单的电压控制振荡器等等，即使当存在温度变化时其中心振荡频率也能不变。例如，可以提供结构简单的电压控制振荡器等等，在不使用诸如温度补偿石英振荡器等等的外部元件的情况下，也能执行温度补偿。本发明的另ー示例性目的是提供通过在延迟元件的单一部分施加效果而具有调节延迟量和补偿由温度引起的特性变化的功能的延迟元件。另外，提供能通过利用那一延迟元件而调节频率和补偿温度的可变延迟线和电压控制振荡器。本发明的另ー示例性目的是提供各种结构的延迟元件，具有调节延迟量和补偿由温度引起的特性变化的功能。另外，提供通过利用那一延迟元件而调节频率和补偿温度的可变延迟线和电压控制振荡器。本发明的另ー示例性目的是提供具有整体形成的补偿其温度特性的功能电路单元和显示器单元的显示器设备。此外，提供将那ー显示器设备用作结构模块的ー个的各种设备和系统。本发明的另ー示例性目的是提供低功耗的显示器设备。此外，将提供将那ー显示器设备用作结构模块的ー个的各种设备和系统。 根据本发明的示例性方面的延迟元件包括延迟生成部和延迟控制部，所述延迟生成部向输入信号添加特定延迟量而生成输出信号，所述延迟控制部用于控制该延迟量。延迟控制部包括输出用于调节延迟量的第一控制信号的延迟调节电路，以及输出用于补偿由温度引起的特性变化的第二控制信号的温度补偿电路。延迟控制部将通过合成第一控制信号和第二控制信号获得的第三控制信号输出到延迟生成部，以便控制延迟量。根据本发明的另ー示例性方面的可变延迟线包括串联连接的本发明的多个延迟元件。根据本发明的又一示例性方面的电压控制振荡器配置有本发明的可变延迟线，具有其中多个延迟元件的一个的输出端连接到比那一延迟元件前一级的延迟元件的ー个的输入端的闭合回路。根据本发明的又一示例性方面的显示设备包括本发明的电压控制振荡器以及包 括该电压控制振荡器的功能电路单元。根据本发明的又一示例性方面的系统包括作为结构模块的ー个的本发明的显示设备。
图I表示根据本发明的第一示例性实施方式的延迟元件的框图，其中，图IA表示延迟元件的示意图，以及图IB表示延迟元件的细节；图2是表示第一示例性实施方式的延迟控制部的第一例子的电路框图；图3是表示第一示例性实施方式的延迟生成部的第一例子的电路框图；图4是表示第一示例性实施方式的延迟生成部的第二例子的电路框图；图5是表示第一示例性实施方式的延迟生成部的第三例子的电路框图；图6是表示图5中所示的延迟生成部的镜像效应的电路框图；图7是表示第一示例性实施方式的延迟生成部的第四例子的电路框图；图8是表示第一示例性实施方式的延迟生成部的第五例子的电路框图；图9是表示第一示例性实施方式的延迟生成部的第六例子的电路框图；图10是表示本发明的第二示例性实施方式的延迟元件框图，其中，图IOA表示延迟元件的示意图，以及图IOB表示延迟元件的细节；图11是表示第二示例性实施方式的延迟控制部和合成电路的第一例子的电路框图；图12是表示根据第三示例性实施方式的可变延迟阵列的框图；图13是表示根据第四示例性实施方式的可变延迟阵列的框图；图14是表示根据第五示例性实施方式的可变延迟阵列的框图；图15是表示根据第六示例性实施方式的电压控制振荡器的框图；图16是表示与第六示例性实施方式有关的振荡器的框图；图17是表示根据第六示例性实施方式的电压控制振荡器的第一例子的电路框图18是表示根据第六示例性实施方式的电压控制振荡器的第二例子的电路框图；图19是表示根据第六示例性实施方式的电压控制振荡器的第三例子的电路框图；图20是表示根据第七示例性实施方式的电压控制振荡器的框图；图21是表示根据第八示例性实施方式的电压控制振荡器的框图；图22是表示根据示例性实施方式的每ー个的延迟元件的另一例子的电路框图；图23是表示单栅极晶体管的栅极电压和漏电流间的关系的图；图24是表示双栅极晶体管的栅极电压和漏电流间的关系的图；
图25是表不配置有两个晶体管的对称负载的例子的电路框图；图26是表示根据实施例I的电压控制振荡器的电路框图；图27是表示关于根据实施例I的电压控制振荡器在室温(27摄氏度)时的控制偏压和振荡频率间的关系的曲线图；图28是表示当固定用于补偿温度特性的偏压以及温度以20度间隔从O度改变到80度时根据实施例I的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图29是表示当在以20度间隔将温度从O度改变到80度的同时施加用于补偿温度特性的偏压时根据实施例I的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图30是表示关于使用温度补偿偏压的情形以及在将控制偏压固定在2V的同时不使用温度补偿偏压的情形的根据实施例I的电压控制振荡器的温度和频率间的关系的曲线图；图31是表示根据比较例I的电压控制振荡器的电路框图；图32是表示关于根据比较例I的电压控制振荡器在室温(27度)时的控制偏压和振荡频率间的关系的曲线图；图33是表示当固定用于补偿温度特性的偏压以及温度以20度间隔从O度改变到80度时根据比较例I的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图34是表示根据实施例2的电压控制振荡器的电路框图；图35是表示关于根据实施例2的电压控制振荡器在室温(27度)时的控制偏压和振荡频率间的关系的曲线图；图36是表示当固定用于补偿温度特性的偏压以及温度以20度间隔从O度改变到80度时根据实施例2的控制偏压和振荡频率间的关系的曲线图；图37是表示当在以20度间隔将温度从O度改变到80度的同时施加用于补偿温度特性的偏压时根据实施例2的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图38是表示根据实施例3的电压控制振荡器的电路框图；图39是表示关于根据实施例3的电压控制振荡器在室温(27度)时的控制偏压和振荡频率间的关系的曲线图；图40是表示当固定用于补偿温度特性的偏压以及温度以20度间隔从O度改变到80度时根据实施例3的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图41是表示当在以20度间隔将温度从O度改变到80度的同时施加用于补偿温度特性的偏压时根据实施例3的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图42是表示根据实施例4的电压控制振荡器的电路框图；图43是表示关于根据实施例4的电压控制振荡器在室温(27度)时的控制偏压和振荡频率间的关系的曲线图；图44是表示当固定用于补偿温度特性的偏压以及温度以20度间隔从O度改变到80度时根据实施例4的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图45是表示当在以20度间隔将温度从O度改变到80度的同时施加用于补偿温度特性的偏压时根据实施例4的电压控制振荡器的控制偏压和振荡频率间的关系的曲线图；图46是表示关于使用温度补偿偏压的情形以及在将控制偏压固定在2V的同时不使用温度补偿偏压的情形的根据实施例4的电压控制振荡器的温度和频率间的关系的曲线图；图47是表示根据实施例5的电压控制振荡器的电路框图； 图48是表不关于根据实施例4和实施例5的电压控制振荡器在室温(27度)时的控制偏压和振汤频率间的关系的曲线图；图49是表示当损坏晶体管时关于根据实施例4和实施例5的电压控制振荡器的控制偏压和振汤频率间的关系的曲线图；图50是表示根据实施例5的电阻添加方法的第一例子的框图；图51是表示根据实施例5的电阻添加方法的第二例子的框图；图52是表示根据实施例5的电阻添加方法的第三例子的框图；图53是表示根据实施例6的电压控制振荡器的一部分的电路框图；图54是表示根据实施例7的电压控制振荡器的电路框图；图55是表示根据实施例8的电压控制振荡器的电路框图；图56A是表不根据本发明的实施例10的显不设备的平面图，以及图56B是表不根据本发明的实施例11的系统的透视图；图57是表示根据实施例12的延迟生成部的电路框图；图58是表示根据实施例13的延迟生成部的电路框图；图59是表示根据实施例14的延迟生成部的电路框图；图60是表示根据实施例13和实施例14的具有电平移动电路的延迟生成部的电路框图；图61是表示在实施例15中使用的在专利文献2中所述的温度传感器的核心部的电路框图；图62是表示根据实施例16的參考电压生成电路的电路框图；以及图63是表示使用现有技术的电压控制振荡器的锁相环的结构的电路框图。
具体实施例方式(第一示例性实施方式)图IA和图IB表示根据本发明的第一示例性实施方式的延迟元件的框图，其中，图IA表示延迟元件的示意图，以及图IB表示延迟元件的细节。在下文中，通过參考附图提供说明。该示例性实施方式的延迟元件10包括延迟生成部11，向输入信号Vi添加延迟量τ d以生成输出信号，以及延迟控制部12,控制延迟量τ d。延迟控制部12具有延迟调节电路13，将控制信号SI输出为第一控制信号以用于调节延迟量τ d，以及具有温度补偿电路14，将控制信号S2输出为第二控制信号以用于补偿由温度引起的特性变化。延迟控制部12将作为通过合成控制信号SI和控制信号S2获得的第三控制信号的控制信号S3输出到延迟生成部11，以便控制延迟量Td。延迟控制部12通过使延迟调节电路13和温度补偿电路14串联连接而获得控制信号S3。控制信号SO对应于预定延迟量τ d，并且从未示出的另ー电路被输出到延迟调节电路13。S卩，用于控制延迟的延迟控制部12具有串联连接延迟调节电路13和温度补偿电路14的结构。如图IA所示，延迟元件10在来自图的左侧的输入信号Vi和右侧的输出信号Vo间生成特定延迟量τ d。參考图IB,除具有延迟生成部11タト,延迟元件10具有配置有延迟调节电路13和温度补偿电路14的延迟控制部12。延迟调节电路13和温度补偿电路14相对于彼此串联连接。在图IB中，将控制信号S3从延迟调节电路13输出到延迟生成部11。然而，可以从温度补偿电路14或延迟调节电路13和温度补偿电路14间的接合部
输出控制信号S3。通过串联连接延迟调节电路13和温度补偿电路14，能合成其功能。S卩，可以生成其中合成调节延迟量τ d的功能和补偿温度特性的功能的控制信号S3。特别地，当构成延迟调节电路13和温度补偿电路14的主部件是电压-电流转换元件时，可以形成能通过电压调节的延迟元件10。电压-电流转换元件根据输入电压输出电流。在该示例性实施方式中，串联连接延迟调节电路13和温度补偿电路14，以致于电压-电流转换元件的ー个受另ー个影响。因此，从电压-电流转换元件的每ー个输出的电流被改变。例如，当在将延迟调节电路13内的电压-电流转换元件的施加电压设置成恒定的同时，改变温度补偿电路14内的电压-电流转换元件的施加电压时，不仅改变从温度补偿电路14内的电压-电流转换元件输出的电流，而且从延迟调节电路13内的电压-电流转换元件输出的电流也被改变。按照这种方式，能合成延迟调节电路13和温度补偿电路14的效果。合成的效果，即来自电压-电流转换元件的输出电流被直接或间接地添加到延迟生成部11作为控制信号S3，并且延迟量Td被调节。例如，可以由电压-电流转换元件形成延迟调节电路13和温度补偿电路14的主要部件，以及输出电流可以被电流-电压转换以便作为电压偏压施加到延迟生成部11。图2表示具体化这种结构的延迟控制部12的例子。图2是表示根据该示例性实施方式的延迟控制部的第一例子的电路框图。在下文中，将參考图I和图2提供说明。延迟控制部12具有延迟调节电路13和温度补偿电路14。在该例子中，由NMOS晶体管构成电压-电流转换元件。延迟调节电路13具有包含作为电压-电流转换元件的NMOS晶体管2f的电路13’和电流镜电路13”。温度补偿电路14包含作为电压-电流转换元件的NMOS晶体管2g。NMOS晶体管2f和2g串联连接，以及由此输出的电流被输入到配置有PMOS晶体管lf、lg的电流镜电路13”。在电流镜电路13”中，根据从NMOS晶体管2f、2g生成的电流的电流在PMOS晶体管Ig中流动。此时，PMOS晶体管lf、lg的栅极电压是PMOS晶体管If和NMOS晶体管2f间的电压。该电压由PMOS晶体管If和NMOS晶体管2f、2g确定。即，通过该连接，执行电流-电压转换。PMOS晶体管lf、lg的栅极电压输出作为控制信号S3，用于控制延迟生成部11。另外，除该例子的主要部件外的另ー电路40与PMOS晶体管Ig串联连接。偏压BI例如对应于控制信号S0。偏压B2是对应于当前温度的信号，并且例如，从温度补偿电路14内的温度传感器(未不出)输出。通过该示例性实施方式，能在延迟生成部11内仅具有ー个外部可控部分的结构中实现延迟调节和温度补偿。同时，通过延迟生成部11内具有多个外部可调节部分的结构，仅ー个可调节部分需要用于常规延迟调节和温度补偿。因此，可以将剩余的可调节部分用于其它用途，例如，用于延迟的细调。各种类型用于该示例性实施方式的延迟生成部11。在下文中，将參考附图描述延迟生成部11的ー些例子。 图3是表示根据该示例性实施方式的延迟生成部的第一例子的电路框图。在下文中，參考附图提供说明。该例子的延迟生成部Ila是称为电流限制式反相器(Current-StarvedInverter)的电路。在延迟生成部Ila中，连接在输入和输出间的PMOS晶体管Ia和NMOS晶体管2a构成反相器3。PMOS晶体管Ib和NMOS晶体管2b分别连接在反相器3和高压侧电源(图中的Vdd)间以及反相器3和低压侧电源(图中的地，可以是除地以外的电势)间。换句话说，PMOS晶体管Ib连接在PMOS晶体管Ia和高压侧电源间，以及NMOS晶体管2b连接在NMOS晶体管2a和低压侧电源间。将偏压Bll施加到PMOS晶体管Ib的栅极电极，以及将偏压B12施加到NMOS晶体管2b的栅极电极。通过调节偏压Bll和B12，能调节PMOS晶体管Ib和NMOS晶体管2b的漏扱-源极电阻，以便也改变流向PMOS晶体管Ia和NMOS晶体管2a的电流。因此，能通过偏压Bll和B12调节延迟生成部Ila的延迟量。即，当通过偏压Bll和B12的两个或ー个増加漏扱-源极电阻时，流向反相器3的电流减小，从而增加延迟生成部Ila的延迟量Td。相反地，当减小漏扱-源极电阻时，流向反相器3的电流增加，从而减小延迟生成部Ila的延迟量τ do在该示例性实施方式中，将通过串联连接延迟调节电路13和温度补偿电路14而生成的调节偏压(即控制信号S3)输入到偏压Bll或偏压B12。这使得可以执行延迟调节和温度补偿。单ー电流限制式反相器仅需要具有PMOS晶体管Ib或NMOS晶体管2b。S卩，能配置有三个晶体管。图4是表示根据该示例性实施方式的延迟生成部的第二例子的电路框图。通过主要參考图4提供说明。该例子的延迟生成部Ilb具有添加到电流限制式反相器的附加电容4a。S卩，通过将附加电容4a添加到图3的延迟生成部Ila的输出部，形成延迟生成部lib。通过添加附加电容4a增加电容的充放电电流，从而增加延迟量Td。通过延迟生成部11b，可以形成具有比图3的延迟生成部Ila更长的延迟时间的延迟元件。即，当通过使用延迟生成部Ilb来构造电压控制振荡器时，能形成比使用图3的延迟生成部Ila的情形具有更低频率的电压控制振荡器。另外，可以通过附加电容4a的电容值控制振荡频率的參考值。图5是表示根据该示例性实施方式的延迟生成部的第三例子的电路框图。图6是表示在图5中所示的延迟生成部的镜像效应的电路框图。在下文中，将通过主要參考图5和图6提供说明。该例子的延迟生成部Ilc具有添加到电流限制式反相器的附加电容4b。S卩，通过在图3的延迟生成部Ila的输入和输出间添加附加电容4b形成延迟生成部11c。延迟生成部Ilc和图4的延迟生成部Ilb的大的差异是将附加电容4b形成为镜像电容。图6示例说明作为镜像电容的附加电容4b以用于描述镜像效应。作为替代附加电容4b的镜像电容，连接输入和低压侧电源间的输入镜像电容4c，以及连接输出和低压侧电源间的输出镜像电容4d。在此假定，图4的附加电容4a的电容值为C，附加电容4b的电容值也为C，以及反相器3的增益为A。在那种情况下，输入镜像电容4c的电容值为“(1+|A|) *(”，以及输出镜像电容4(1的电容值为“(1+1/4|) .C”。两个值均大于初始电容值C。通过电流限制式反相器内的每一晶体管的漏极电导或互导确定増益A。互导和漏 极电导根据电压条件改变。特别地，当充电电容时，互导变大。因此，增益|A|变为约十倍的值，从而输入镜像电容4c变得极其大。在漏极电导变大的操作条件下，増益IAl变得极其小。因此，输出镜像电容4d变得极其大。如所述，每ー镜像电容的电容值根据电压条件而改变，以及两者的总电容值为“(2+1 Al+1/1 Al) .C”。该值基本上变为图4的附加电容4a的值的两倍或更大。将输入镜像电容4c添加作为前ー级的输出电容。因此，当注意某ー级时，输入镜像电容4c和输出镜像电容4d的总电容变为输出的附加电容。因此，为实现与图4的附加电容4a相同的电容值，在该例子中，简单地需要提供该电容值的一半或更小的附加电容4b。因此，能降低布局面积。如所述，在布局面积方面，与图4的延迟生成部Ilb相比，该例子的延迟生成部Ilc更有利。另外，如在图4的延迟生成部Ilb的情形中，通过延迟生成部Ilc可以形成具有比图3的延迟生成部Ila更长的延迟时间的延迟元件。即，当通过使用延迟生成部Ilc来构造电压控制振荡器时，能比使用图3的延迟生成部Ila的情形形成具有更低频率的电压控制振荡器。另外，通过附加电容4b的电容值，可以控制振荡频率的參考值。图7是表示根据该示例性实施方式的延迟生成部的第四例子的电路框图。在下文中，将主要參考图7提供说明。该例子的延迟生成部Ild是将源极和漏极短路的晶体管电容5b用作附加电容的反相器。在该结构中，将调节晶体管5a的漏极连接到配置有PMOS晶体管Ia和NMOS晶体管2a的反相器3的输出，以及在调节晶体管5a的源极和低压侧电源间连接晶体管电容5b。将晶体管电容5b的栅极连接到调节晶体管5a的源扱，同时晶体管电容5a的源极和漏极被短路并连接到低压侧电源。通过该延迟生成部lld，通过施加到调节晶体管5a的栅极的偏压B30调节该调节晶体管5a的漏极-源极电阻。通过此，改变由调节晶体管5a的漏极-源极电阻的电阻值和晶体管电容5b的电容值确定的时间常数。如所述，可以调节为由于偏压B30的调节晶体管5a的附加电阻值和晶体管电容5b的附加电容值的乘积的时间常数，因此，也能调节整个延迟元件10的延迟量τ d。可以由PMOS晶体管形成调节晶体管5a和晶体管电容5b。在那种情况下，晶体管电容5b的漏极和源极连接到高压侧电源。与图4的延迟生成部Ilb和图5的延迟生成部Ilc的情形不同，通过延迟生成部lld，不必将电容形成为专用元件。因此，通过仅将晶体管考虑为元件，能完成所有基本设计和制作，使得易于执行エ艺开发和制作。图8是表示根据该示例性实施方式的延迟生成部的第五例子的电路框图。在下文中，通过主要參考图8提供说明。该例子的延迟生成部lie是差分输入的元件，并且例如配置有差分输入对、电阻性负载和电流源。NMOS晶体管2c和2d的源极彼此连接以便形成差分输入对。PMOS晶体管Ic和Id分别连接到NMOS晶体管2c和2d的漏极。这些PMOS晶体管Ic和Id在线性区(三极管区)中被操作以便被用作电阻性负载。另外，NMOS晶体管2e充当电流源。当正输入和负输入被输入到延迟生成部lie的两个输入端时，正输出和负输出均被输出到两个输出端。通过施加到用作电阻性负载的PMOS晶体管lc，Id的偏压B12，或通过施加到用作电源的NMOS晶体管2e的偏压Bll，调节延迟生成部lie中的延迟量τ d。另夕卜，可以具有其中PMOS晶体管和NMOS晶体管被彼此交换的结构。同时，可以采用任何其它结构，只要具有差分输入对。 与上述第一至第四例子的结构不同，通过延迟生成部lie，信号的振幅变小，因为它使用差分信号。因此，能降低功耗。此外，由于使用差分信号，能降低地等等的信号线和电源线间的噪声影响。这使得可以抑制由噪声引起的延迟时间的变化。因此，使用延迟生成部Ile的电压控制振荡器具有闻稳定的振荡频率。图9是表示根据该示例性实施方式的延迟生成部的第六例子的电路框图。在下文中，将參考图9提供说明。该例子的延迟生成部Ilf是配置有两个晶体管的元件。即，例如，延迟生成部Ilf配置有插入信号传输线间的PMOS晶体管Ia和插入信号传输线和低压侧电源间的NMOS晶体管2a。通过调节施加到每一晶体管的栅极的偏压(偏压Bll和偏压B12)，可以控制延迟量τ do当将以低压侧电源和高压侧电压间的振幅而改变的信号输入到延迟生成部Ilf时，可能存在延迟生成部Ilf的输出变得小于低压侧电源和高压侧电源间的振幅的情形。在那种情况下，可以在输出的后一级连接配置有PMOS晶体管和NMOS晶体管的反相器等等，以便使更低的振幅恢复成低压侧电源和高压侧电源间的振幅。作为另ー结构，可以采用配置有插入信号传输线间的NMOS晶体管和插入信号传输线和高压侧电源间的PMOS晶体管的结构。与第一至第五例子的结构比较，通过延迟生成部llf，可以实现使用极其少量元件的延迟元件。因此，能减小布局面积。另外，由于元件数量減少能減少劣化的制造，因此，能降低成本。作为根据本发明的示例性优点，合成来自延迟调节电路的控制信号和来自温度补偿电路的控制信号并输出到延迟生成部。由此，能简化延迟控制部和延迟生成部间的接合部。因此，通过简单的结构，即使当存在温度变化时也可以提供其中心振荡稳定的电压控制振荡器等等。(第二示例性实施方式)图IOA和IOB是表示根据本发明的第二示例性实施方式的延迟元件的电路框图，其中，图IOA表示延迟元件的示意图，以及图IOB表示延迟元件的细节。在下文中，參考附图提供说明。
该示例性实施方式的延迟元件20包括延迟生成部11，向输入信号Vi添加延迟量τ d以生成输出信号；以及延迟控制部22,控制延迟量τ d。延迟控制部22具有延迟调节电路13，将控制信号SI输出为第一控制信号，用于调节延迟量τ d，以及具有温度补偿电路14，将控制信号S2输出为用于补偿由温度引起的特性变化的第二控制信号。延迟控制部22将作为通过合成控制信号SI和控制信号S2获得的第三控制信号的控制信号S3输出到延迟生成部11，以便控制延迟量Td。延迟控制部22通过使延迟调节电路13和温度补偿电路14经合成电路23并联连接获得控制信号S3。控制信号SO对应于预定延迟量τ山以及其从未示出的另ー电路被输出到延迟调节电路13。延迟生成部11、延迟调节电路13和温度补偿电路14与第一示例性实施方式的结构相同。因此，图3至图9中所示的结构也能用作该示例性实施方式的延迟生成部11。S卩，通过使延迟调节电路13和温度补偿电路14以并联关系连接到合成电路23构成用于控制延迟的延迟控制部22。在下文中，将详细地描述。除具有与图I中所示的延迟元件10相同的延迟生成部11タト,该示例性实施方式 的延迟元件20配置有包括延迟调节电路13和温度补偿电路14的延迟控制部22，以及合成电路23。延迟调节电路13和温度补偿电路14彼此并联排列并连接到合成电路23。将作为延迟控制信号的控制信号S3从合成电路23输出到延迟生成部11。通过并联布置延迟调节电路13和温度补偿电路14以及使它们连接到合成电路23，能合成它们的功能。即，可以生成其中合成调节延迟的功能和补偿温度特性的功能的控制信号S3。特别地，当构成延迟调节电路13和温度补偿电路14的主要部件是电压-电流转换元件时，可以形成能通过电压调节的延迟元件20。电压-电流转换元件根据输入电压输出电流。在该示例性实施方式中，将延迟调节电路13和温度补偿电路14并联连接到合成电路23。因此，可以通过不便电压-电流转换元件的一个受另ー电压-电流转换元件的影响而输出电流，以及在合成电路23合成输出电流。例如，当在将延迟调节电路13内的电压-电流转换元件的施加电压设置成恒定的同时改变温度补偿电路14内的电压-电流转换元件的施加电压时，从温度补偿电路14内的电压-电流转换元件输出的电流被改变。然而，从并联连接的延迟调节电路13内的电压-电流转换元件输出的电流没有改变。在合成电路23合成这两种电流。按照这种方式，能合成延迟调节电路13和温度补偿电路14的效果。将合成效果，即来自电压-电流转换元件的输出电流直接或间接添加到延迟生成部11作为控制信号S3，并且调节延迟量τ d。例如，可以在包括电压-电流转换元件的情况下形成延迟调节电路13和温度补偿电路14的主要部件，以及能电流-电压转换来自合成电路23的输出电流，以便施加到延迟生成部11作为电压偏压。图11表示在该结构中的延迟控制部22和合成电路23的例子。图11是表示根据该示例性实施方式的延迟控制部的第一例子的电路框图。在下文中，參考图10和图11提供说明。延迟控制部22具有延迟调节电路13和温度补偿电路14。合成电路23具有合成部23’和电阻23”。这是极其简单的电路结构的例子。在该例子中，延迟调节电路13和温度补偿电路14的每ー个包含NMOS晶体管2h、2i。另外，合成部23’由以T字母形状连接的配线形成。此外，电阻23”构成电流-电压转换部。
通过该例子的结构，在由配线形成的合成部23”合成来自延迟调节电路13的输出电流和来自温度补偿电路14的输出电流。合成电流在充当电流-电压转换部的电阻23”中流动，因此，改变从电阻23”输出的电压。这使得可以获得由延迟调节电路13和温度补偿电路14控制的电压(即，控制信号S3)。将控制信号S3输出到另ー电路24等等。可以将电阻23”改变成ニ极管接法晶体管、OP放大器等等。特别地，当合成电流值为低电流时，期望使用OP放大器。(第三示例性实施方式)图12是表示根据本发明的第三示例性实施方式的可变延迟阵列的框图。在下文中，将參考附图提供说明。该示例性实施方式的可变延迟阵列30配置有串联连接的第一示例性实施方式的多个延迟元件10。代替延迟元件10，也可以使用第二示例性实施方式的延迟元件20 (图 10)。在此注意，可变延迟阵列也称为可变延迟线。即，本发明的第三示例性实施方式是具有串联连接的延迟元件10的可变延迟阵列30。在输出侧连接的两个反相器31用于整形波形的上升和下降，并且不必设置那些反相器。将相同的控制偏压(即图I的控制信号S0)施加到所有延迟元件10的每ー个。然而，也可以施加単独的控制偏压。此外，尽管在该图中仅示例ー个控制偏压，但可以将偏压分离地施加到图I中所示的延迟调节电路13和温度补偿电路14。当通过电压控制延迟时，可变延迟阵列30也可以称为电压控制型延迟线。通过改变用于控制的电压，可以改变输出信号相对于输入信号的延迟量。在同样从串联连接的多个延迟元件10间的接合处取得输出的情况下，可以获得具有不同延迟量的多个输出。对具有不同延迟量的多个输出，可以通过改变用于控制的电压，立即改变延迟量。例如，当在某一控制电压下通过延迟元件10的延迟量为Y时，在两个相连的延迟元件10后的输出为“2Y”，以及在四个相连的延迟元件10后的输出为“4Y”。在延迟量变为“Υ+Λ Y”的情况下，在两个相连的延迟元件10后的输出为“2X (Υ+ΔΥ) ”，以及在四个相连的延迟元件10后的输出为 “4X (Υ+ Δ Y) ”。(第四示例性实施方式)图13是表示根据本发明的第四示例性实施方式的可变延迟阵列的框图。在下文中，将參考该图提供说明。该示例性实施方式的可变延迟阵列32配置有串联连接的第一示例性实施方式的多个延迟元件10。然而，延迟元件10包括公用于延迟元件10的每ー个的单一延迟控制部12。延迟控制部12通过将控制信号S3输出到提供给各个延迟元件10的延迟生成部11的每ー个，控制各个延迟量。即，第四示例性实施方式是下面这样的可变延迟阵列32，其通过串联连接多个延迟可控延迟生成部11和通过为延迟控制部12串联连接延迟调节电路13和温度补偿电路14而构成。作为在图12中所示的第三示例性实施方式的情形，将在输出侧上连接的两个反相器31用于整形波形的上升和下降，以及不必设置那些反相器。控制信号S3从其中串联连接延迟调节电路13和温度补偿电路14的电路施加到所有延迟生成部11的每ー个。换句话说，在第四示例性实施方式中，多个第一示例性实施方式的仅延迟生成部11被串联连接，并且将同样的延迟调节电路13和温度补偿电路14公用于所有延迟生成部11。
(第五示例性实施方式)图14是表示根据本发明的第五示例性实施方式的可变延迟阵列的框图。在下文中，将參考该图提供说明。该示例性实施方式的可变延迟阵列33配置有串联连接的第二示例性实施方式的多个延迟元件20。然而，延迟元件20包括公用于延迟元件20的每ー个的单一延迟控制部22。延迟控制部22通过经合成电路23将控制信号S3输出到提供给各个延迟元件20的延迟生成部11的每ー个而控制各个延迟量。即，与第四示例性实施方式的情形不同，第五示例性实施方式是以下面方式构成的可变延迟阵列33，将具有并联设置的延迟调节电路13和温度补偿电路14的延迟控制部22连接到合成电路23。如在图12所示的第三示例性实施方式的情形中，在输出侧上连接的两个反相器31用于整形波形的上升和下降，以及不必设置那些反相器。将控制信号S3从延迟调节电路13和温度补偿电路14并联连接的合成电路23施加到所有延迟生成部11的每ー个。换句话说，在第五示例性实施方式中，多个第二示例性实施方式的仅延迟生成部11被串联连 接，并且同样的延迟调节电路13、温度补偿电路14和合成电路23公用于所有延迟生成部11。(第六示例性实施方式)图15是表示根据本发明的第六示例性实施方式的电压控制振荡器(VCO)的框图。图16是表示与本发明的第六示例性实施方式有关的振荡器的框图。在下文中，參考附图提供说明。该示例性实施方式的电压控制振荡器35配置有第三示例性实施方式的可变延迟阵列30，包括下面这样的闭合回路，即，多个延迟元件10的一个的输出端连接到那一延迟元件的后一级的延迟元件的一个的输入端。在该示例性实施方式中，在多个延迟元件10中，最后ー级的延迟元件10的输出端连接到第一级的延迟元件10的输入端。代替第一示例性实施方式的延迟元件10，也可以使用第二示例性实施方式的延迟元件20。换句话说，本发明的第六示例性实施方式是下面这样的电压控制振荡器35，S卩，以形成闭合回路的方式串联连接多个延迟元件10。如图16所示,通过使用奇数个反相型延迟元件951形成闭合回路，能实现振荡器950。代替使用反相型延迟元件951，也可以使用能调节延迟量的延迟元件10来实现电压控制振荡器35。在该示例性实施方式中，以形成闭合回路的方式串联连接三个延迟元件10。将控制偏压从外部提供给延迟元件10的每ー个。可以从输出取得对应于闭合回路的结构的频率的信号。通过控制偏压，能改变输出信号的频率。该示例性实施方式中的闭合回路内的连接方法根据将使用的延迟元件的结构改变，特别是延迟元件内的延迟生成部的结构。在下文中，将參考附图描述ー些情形。首先，描述延迟生成部将诸如反相器的反相元件用作基本结构的情形。即，使用图3至图7中所示的延迟生成部的情形。这里，使用包含作为基本结构的那些反相器电路的延迟生成部的电压控制延迟元件称为电压控制型反相元件。图17是表示根据本发明的第六示例性实施方式的第一例子的电路框图。在下文中，将參考附图提供说明。通过将电压控制型反相元件36用作延迟元件10，该例子的电压控制振荡器35a形成闭合回路。电压控制型反相元件36示例为具有用于施加偏压以便控制延迟量的ー个端的反相器。在使用电压控制型反相元件36的闭合回路中，连接奇数个且串联连接的电压控制型反相元件36 ( S卩，延迟生成部)的两端以便形成闭合回路。奇数个连接的电压控制型反相元件36不能保持逻辑稳定状态，因此，那些元件以由电路的结构等等而定的频率振荡。接着，描述延迟生成部具有差分输入的情形。即，使用如图8中的延迟生成部的情形。图18是表示本发明的第六示例性实施方式的第二例子的电路框图。在下文中，通过參考附图提供说明。该例子的电压控制振荡器35b通过将差分输入型延迟元件37用作延迟元件10形成闭合回路。差分输入型延迟元件37具有两个输入(反相(-)输 入和正相(+)输入)以及两个输出(反相(_)输出和正相(+)输出)。另外，差分输入型延迟元件37具有用于调节延迟量的延迟控制部。在该例子中，使用奇数个差分输入型延迟元件37来形成闭合回路。然而，差分输入型延迟元件37具有两个端(反相端和正相端)，因此，即使存在偶数个元件，通过将最后一级的反相输出连接到第一级的正相输入以及将最后一级的正相输出连接到第一级的反相输入，也可以实现振荡动作。在该例子中，在最后ー级连接不具有调节延迟量的功能的差分输入型延迟元件37’，用于取得输出。最后，描述延迟生成部配置有如图9中所示的两个晶体管的情形。在这种情况下，与图17和18的情形相比，结构变得不很复杂。图19是表示根据本发明的第六示例性实施方式的第三例子的电路框图。在下文中，将參考附图提供说明。该例子的电压控制振荡器35c通过使用如在图9的情形下的配置有两个晶体管的延迟生成部Ilf形成闭合回路。即，该例子的电压控制振荡器35c使用两个延迟元件，分别具有配置有两个晶体管的延迟生成部Hf。三个反相器分别连接到那些延迟生成部Ilf的稍后ー级。三个反相器包括具有低阈值的单一反相器38和具有普通阈值的两个反相器39。使用具有低阈值的反相器38使得可以防止信号的上升沿主要由偏压Bll和B12而定。在后ー级具有普通阈值的两个反相器39用于整形波形和校正信号的极性。将具有延迟生成部Ilf和反相器38, 39的这种结构用作ー个单元。通过使用两个単元形成电压控制振荡器35c。将第一単元的输出输入到第二単元，以及第二単元的输出输入到第一単元。这使得可以形成能调节两个方向(上升和下降)中的延迟量的电压控制振荡器35c。即，通过该例子，单一延迟元件具有极其简单的结构。然而，在外围部分中设置不同阈值的反相器是必要的。(第七示例性实施方式)图20是表示根据本发明的第七示例性实施方式的电压控制振荡器的框图。在下文中，通过參考该图提供说明。该示例性实施方式的电压控制振荡器40配置有第四示例性实施方式的可变延迟阵列32，包括其中多个延迟元件10的一个的输出端连接到那一延迟元件的后ー级中的延迟元件的一个的输入端的闭合回路。在该示例性实施方式中，在多个延迟元件10中，最后一级的延迟元件10的输出端连接到第一级的延迟元件10的输入端。然而，延迟元件10包括公用于延迟元件10的每ー个的单一延迟控制部12。延迟控制部12通过将控制信号S3输出到提供给各个延迟元件10的延迟生成部11的每ー个控制各个延迟量。换句话说，本发明的第七示例性实施方式是下面这样的电压控制振荡器40，S卩，串联连接具有延迟生成部11并能从外部控制延迟的多个延迟元件10，以这种方式形成闭合回路。电压控制振荡器40构造成具有能从外部控制延迟的延迟控制部12，其具有串联连接的延迟调节电路13和温度补偿电路14。电压控制振荡器40的特征在于将控制信号S3从单ー控制部传送到所有延迟元件11。S卩，串联连接多个延迟生成部11，以这种方式形成闭合回路。将作为控制偏压的控制信号S3从其中串联连接延迟调节电路13和温度补偿电路14的电路施加到所有延迟生成部11。如所述，将第七示例性实施方式构造成具有串联连接的多个第一示例性实施方式的仅延迟生成部11，以便形成闭合回路，以及将同样的延迟调节电路13和温度补偿电路14公用于所有延迟生成部11。通过该结构，串联连接延迟调节电路13和温度补偿电路14的电路用于所有延迟生成部11。(第八示例性实施方式)图21是表示根据本发明的第八示例性实施方式的电压控制振荡器的框图。在下文中，通过參考该图提供说明。该示例性实施方式的电压控制振荡器41配置有第五示例性实施方式的可变延迟阵列33，包括其中多个延迟元件20的一个的输出端连接到那一延迟元件的后ー级中的延迟元件的一个的输入端的闭合回路。在该示例性实施方式中，在多个延迟元件20中，最后一级的延迟元件20的输出端连接到第一级的延迟元件20的输入端。然而，延迟元件20包括公用于延迟元件20的每ー个的单一延迟控制部22。延迟控制部22通过将控制信号S3经合成电路23，输出到提供给各个延迟元件20的延迟生成部11的每ー个控制各个延迟量。换句话说，本发明的第八示例性实施方式的电压控制振荡器41与第七示例性实施方式的电压控制振荡器40(图20)的不同之处在于延迟调节电路13和温度补偿电路14并联连接到合成电路23。在第八示例性实施方式中，串联连接多个延迟生成部11，用这种方式形成闭合回路。将作为控制偏压的控制信号S3从与延迟调节电路13和温度补偿电路14并联连接的合成电路23施加到所有延迟生成部11的每ー个。
如所述，本发明的第八示例性实施方式构造成仅使第二示例性实施方式的延迟生成部11串联连接以形成闭合回路，以及将延迟调节电路13、温度补偿电路14和合成电路23公用于所有延迟生成部11。通过该结构，延迟调节电路13和温度补偿电路14串联连接到的电路用于所有延迟生成部11。在上述示例性实施方式的每ー个中，也可以使用延迟量内插型延迟元件，代替使用延迟元件10和20。图22是表示在示例性实施方式的姆ー个中所述的延迟元件的另一例子的电路框图。该例子的延迟量内插型延迟元件25包括第一示例性实施方式的多个延迟元件10和加法器26。在该例子中，形成两个延迟通路(即，配置有单一延迟元件10的具有小的延迟量的通路27和配置有两个延迟元件10的具有大的延迟量的通路28)。例如，通过加法器26合成具有不同延迟量的两个通路的信号以及使延迟量彼此内插，能以精密的方式调节延迟量。通过来自外部的控制偏压调节延迟元件10的延迟量，以便在极其宽的范围上精密地调节延迟量。也可以使用第二示例性实施方式的延迟元件20 (图10)，代替使用第一示例性实施方式的延迟元件10。
(第九示例性实施方式)在根据本发明的第九示例性实施方式的电压控制振荡器中，至少包含在上述示例性实施方式的每ー个的延迟调节电路或温度补偿电路中的部分或所有晶体管是多栅极型晶体管。即，该示例性实施方式使用具有多个栅极电极的多栅极型晶体管。作为电路的多栅极型晶体管等效于其中串联连接具有多个栅极以及其栅极彼此连接的多个晶体管的结构。通过使用多栅极晶体管(multi-gate transistor),即使当增加源扱-漏极电压时,也可以获得良好特性。图23是表示单栅极晶体管的栅极电压和漏极电流间的关系的例子的曲线图。图24是表示多栅极晶体管的栅极电压和漏极电流间的关系的例子的曲线图。在下文中，通过參考所述曲线图提供说明。在此注意，图23和图24中的曲线均表示PMOS晶体管的特性，以及在每一曲线图中改变漏极电压。通过单栅极晶体管，随着漏极电压増加，栅极电压和漏极电流的曲线大大地改变。特别是，对于同一漏极电压，当栅极电压从-5V増加到-IOV时，存在I位数字到2位数字的范围的漏极电流的变化。曲线状态也有变化，因此，増加了关于漏极电压的特性的非线性。通过双栅极晶体管，抑制这些变化。因此，通过在同一条件下小于I位数字的范围，能解决这些变化。另外，减小曲线的变化，以便关于漏极电压的特性的非线性变减小，由此增加线性。如所述，当在源扱-漏极电压中存在变化时，多栅极型晶体管的使用提供漏极电流的良好线性。因此，能提高电压控制振荡器本身的可控性。另外，也可以将多栅极型晶体管用于连接本发明的电压控制振荡器的偏压施加部和闭合回路电路的部分或所有电路。当通过将多栅极晶体管用于连接偏压施加部和闭合回路电路的电路提高连接的电路的线性时，提高了整个电压控制振荡器的的线性。特别地，当相互转换电压和电流的连接电路是多栅极晶体管时，能获得良好特性。(第十示例性实施方式)在根据本发明的第十示例性实施方式的电压控制振荡器中，至少包含在上述示例性实施方式的每ー个的延迟调节电路或温度补偿电路中的部分或所有晶体管是称为配置有两个晶体管的对称负载的结构。在对称负载中，两个晶体管的源极及其漏极彼此连接从而并联，并且晶体管的一个是ニ极管接法。该结构也称为Maneatis电阻。图25是表示配置有两个晶体管的对称负载的例子的电路框图。在下文中，将參考该图提供说明。在该例子的对称负载45中，两个PMOS晶体管的源极和漏极彼此连接以便形成并联结构，并且PMOS晶体管Ia是ニ极管接法。通过此，当改变施加到PMOS晶体管Ib的电阻控制偏压时，源极和漏极间的电阻值变为具有高线性的特性，相对于电阻控制偏压几乎线性改变。因此，可以获得接近线性电阻的特性。当使用这种对称负载45时，能使用相对于延迟调节偏压和温度补偿偏压几乎线性改变的电阻。因此，能提高控制的精度，由此可以获得具有高线性的特性。(第十一示例性实施方式)根据本发明的第十一示例性实施方式的电压控制振荡器具有第七示例性实施方式的结构，其中，串联连接根据上述实施方式的每ー个的延迟调节电路和温度补偿电路以及将控制信号从单ー控制部传送到所有延迟元件，其中，包含在控制部中的部分或所有晶体管是配置有两个晶体管的对称负载。第十一示例性实施方式将对称负载用于控制部或合成电路。因此，能提高传送到配置有延迟元件的闭合回路的信号的线性，由此提高振荡频率的线性。即，将连接偏压施加部或闭合回路电路的部分或所有电路构造成具有ニ极管接法晶体管和源极与漏极彼此连接从而并联的晶体管，因此，能获得良好特性。(第十二示例性实施方式)根据本发明的第十二示例性实施方式的电压控制振荡器具有第八示例性实施方式的结构，其中，将延迟调节电路和温度补偿电路并联连接到合成电路，其中，包含在控制部中的部分或所有晶体管是配置有两个晶体管的对称负载。第十二示例性实施方式将对称负载用于控制部或合成电路。因此，能提高传送到配置有延迟元件的闭合回路的信号的线性，由此提高振荡频率的线性。即，将连接偏压施加 部和闭合回路电路的部分或所有电路构造成具有ニ极管接法晶体管和源极与漏极彼此连接从而并联的晶体管，因此，能获得良好特性。(第十三示例性实施方式)本发明的第十三示例性实施方式是根据上述第六至第十二示例性实施方式的一个的电压控制振荡器，并且它是通过模拟信号控制的电压控制振荡器。(第十四示例性实施方式)本发明的第十四示例性实施方式是根据上述第六至第十二示例性实施方式的一个的电压控制振荡器，并且它是通过数字信号控制的电压控制振荡器。(第十五示例性实施方式)本发明的第十五示例性实施方式是ー种显示设备，其中，整体形成显示单元和使用第一至第十四示例性实施方式的ー个的温度补偿功能电路。其温度特性被补偿的功能电路单元包含根据第一至第十四示例性实施方式的ー个的电压控制振荡器、可变延迟线、延迟元件等等。也可以包含其温度特性被补偿的其它功能电路。通过整体形成显示单元和其温度特性被补偿的这种功能电路单元，可以实现其温度特性能被补偿的显示设备。即，功能电路单元的温度特性被补偿，并且当需要时，通过该功能电路单元能补偿显示単元的温度特性。这种显示设备能在极其宽范围的温度极好地操作。温度传感器可以与显示単元或功能电路单元整体形成，或可以外部地提供。特别地，当整体提供时，期望温度传感器和根据温度传感器的输出输出温度补偿偏压的电路单元本身具有耐温度变化的特性。或者，也可以构造成由温度传感器和根据温度传感器的输出输出温度补偿偏压的电路内的构件内的温度变化弓I起的特性变化自动地触发温度补偿偏压的供给。通过其中整体形成功能电路单元和显示单元的传统显示设备，经常发生各种功能电路单元不充分地操作或误操作。ー个原因是各种功能电路单元的温度存在变化。即，各种功能电路与显示单元整体形成，以致功能电路单元受到接近显示单元的温度变化。另外，由于当在各种功能电路单元本身中消耗功率时生成的热，各种功能电路单元的温度改变。受到接近显示单元的温度变化意味着受到接近外部环境的温度，因为显示単元被设置成由人眼观看。外部环境温度是显示设备保证可操作的温度。它是零下温度，并且有时达到60摄氏度或更高。同时，在许多情况下，为显示単元提供光源，诸如背光或正面光，因此，使功能电路单元受到由光源生成的热引起的温度増加。由光源引起的温度増加可以从几度变化到几十度，由显示设备的结构而定。当将在显示设备外部提供的温度补偿电路和温度传感器元件用作考虑到这种温度变化的措施时，由于所检测的温度不同于功能电路单元的温度，难以执行充分的温度补偿。本发明的第十五示例性实施方式能克服显示设备的问题，在所述显示设备中整体形成功能电路单元和显示单元。(第十六示例性实施方式)本发明的第十六示例性实施方式与将第十五示例性实施方式的显示设备用作结构模块的一个的系统和各种设备有夫。通过使用第十五示例性实施方式的显示设备，各种设备和系统能以良好方式操作，即使存在温度变化。因此，即使在恶劣的外部环境下，或即使设备本身的温度存在増加等等，也可以实现其显示不受干扰的设备和系统。这种系统在正常操作中不要求外部时钟。通常，由在外部设置的晶体振荡器提供外部时钟。当使用诸如 晶体振荡器的外部时钟元件时，不仅增加成本，而且因为外部时钟元件以高于设备的内部电路的频率的频率操作，还要求用于减小时钟频率的电路。如果添加这些电路，设备的结构变得复杂，同吋，由于电路以高频操作，増加了功耗。在该示例性实施方式中，由于不要求外部时钟元件，能降低成本，以及能减小功耗。此外，仅当校准系统时，通过连接到外部时钟，可以通过外部时钟校正内部振荡频率。这使得可以提供长时间稳定的系统。如所述，仅当校准系统时，即使构造成使用外部时钟，在正常操作时，也能实现与传统的情形相比更低的功耗。在下文中，将參考附图描述本发明的具体实施例。(实施例I)图26是表示根据本发明的实施例I的电压控制振荡器的电路框图。图27至图30是表示在实施例I中的控制偏压和振荡频率间的关系的曲线图。在下文中，通过參考那些附图提供说明。实施例I是具体化第一示例性实施方式(图I至图9)、第六示例性实施方式(图15)、第九示例性实施方式(图24)等等的更具体例子。实施例I将电流限制式反相器用作反相型延迟元件，即，图3的延迟生成部11a。奇数个(例如31)延迟生成部Ila形成闭合回路。如在图2的情形中，PMOS晶体管If和Ig构成电流镜电路。另外，PMOS晶体管If和NMOS晶体管2j将电流转换成电压。将作为用于调节频率的控制偏压的偏压BI施加给NMOS晶体管2f。将用于补偿温度特性的偏压B2施加到NMOS晶体管2g。该结构可以提供下面这样的电压控制振荡器，即，能通过控制施加到电流限制式反相器的控制电压改变振荡频率。图27表示实施例I的控制偏压(偏压BI)和振荡频率间的关系。參考图27，对应于控制偏压在IV至3. 5V的范围中变化，振荡频率在I. 5MHz至7. 5MHz的频率内大大地变化。当控制偏压低于IV时未获得振荡。同吋，当偏压为3. 5V或更高吋，即使改变控制偏压，振荡频率几乎没有显示变化。图27表示在室温(27摄氏度)时获得的結果。接着，研究相对于温度的性能变化。图28表示当在固定用于补偿温度特性的偏压(偏压B2)的同时温度以20度间隔从O摄氏度改变到80摄氏度时实施例I的控制偏压(偏压BI)和振荡频率间的关系。如从图28能看出，当温度改变时，振荡频率大大地改变。另外，在小的控制偏压下，可能存在当温度改变到低温侧时不能获得振荡的情形。如所述，在不执行温度补偿的情况下，当存在大的温度改变时，振荡频率大大地改变。因此，变得难以稳定地使用振荡器。为处理这种温度变化，本发明施加温度补偿偏压。如在图28的情形中，图29表示当通过使用补偿温度特性的偏压(偏压B2)补偿温度特性时温度以20度间隔从O摄氏度改变到80摄氏度时的控制偏压(偏压BI)和振荡频率间的关系。在图29中，施加下面这样的温度补偿偏压，即，即使当温度改变吋，当控制偏压为2V时也能提供几乎恒定的振荡频率。因此，与图28的情形相比，当存在温度变化时的振荡频率的变化变得显著地更小。图30表示当控制偏压固定为2V时关于施加和不施加温度补偿偏压的情形的温度和频率间的关系。如从图30能看出，当不施加温度补偿偏压时，随着温度从20摄氏度改变到80摄氏度，振荡频率几乎改变二倍，以及在O摄氏度未获得振荡。同吋，当施加温度补偿偏压时，即使温度变化，振荡频率变为稳定在约6MHz。(比较例I)
图31是表示根据比较例I的电压控制振荡器的电路框图。图32和33是表示比较例I的控制偏压和振荡频率间的关系的曲线图。在下文中，參考附图提供说明。除实施例I的NMOS晶体管2g(图26)用电阻46代替的这点外，比较例I的结构与实施例I相同。比较例I也将电流限制式反相器用作反相型延迟元件，即图3的延迟生成部11a。奇数个(例如31)延迟生成部Ila形成闭合回路。如在图2的情形中，PMOS晶体管If和Ig构成电流镜电路。另外，PMOS晶体管If和NMOS晶体管2j将电流转换成电压。将作为用于调节频率的控制偏压的偏压BI施加到NMOS晶体管2f。然而，与实施例I的情形不同，不使用用于补偿温度特性的偏压B2(图26)。该结构可以提供下面这样的电压控制振荡器，即，能通过控制施加到电流限制式反相器的控制电压改变振荡频率。图32表示比较例I的控制偏压和振荡频率间的关系。參考图32，对应于在I. 5V至4V的范围中的控制偏压的变化，振荡频率几乎线性改变。图32表示在室温(27摄氏度)时获得的結果。接着，图33表示当温度以20度间隔从O摄氏度改变到80摄氏度时的控制偏压和振荡频率间的关系。当存在温度变化时，振荡频率大大地改变。特别是在低温时，经常出现不能获得振荡的情形。与实施例I的情形不同，比较例I不能施加温度补偿偏压。因此，不能抑制当存在温度变化时引起的振荡频率的变化。也可以将ー些措施用于由除图31中所示的那些以外的外部电路补偿温度。在那种情况下，然而，与实施例I的情形相比，电路变得更复杂并且增加了电路規模。例如，在专利文献I和实施例I的结构之间，电路的复杂度大大不同。(实施例2)图34是表示根据本发明的实施例2的电压控制振荡器的电路框图。图35至图37是表示实施例2中的控制偏压和振荡频率间的关系的曲线图。在下文中，通过參考那些附图提供说明。除实施例I的NMOS晶体管2f，2g (图26)用双栅极晶体管的NMOS晶体管21，2m代替的这点外，实施例2的结构与实施例I相同。实施例2还将电流限制式反相器用作反相型延迟元件，即，图3的延迟生成部11a。奇数个(例如31)延迟生成部Ila形成闭合回路。如在图2的情况下，PMOS晶体管If、Ig构成电流镜电路。另外，PMOS晶体管If和NMOS晶体管2j将电流转换成电压。将作为用于调节频率的控制偏压的偏压BI施加到NMOS晶体管21。将用于补偿温度特性的偏压B2施加到NMOS晶体管2m。该结构可以提供下面这样的电压控制振荡器，即，能通过控制施加到电流限制式反相器的控制电压改变振荡频率。图35表示实施例2的控制偏压和振荡频率间的关系。參考图35，对应于在I. 5V至4V的范围中的控制偏压的变化，振荡频率在稍高于IMHz到稍低于7MHz的范围中大大地改变。当控制偏压低于I. 5V时没有振荡，而当偏压为4V或更高吋，即使改变控制偏压，振荡频率也几乎没有显示变化。图35表示在室温(27摄氏度)时获得的結果。接着，研究相对于温度的特性变化。图36表示当在固定用于补偿温度特性的偏压(偏压B2)的同时温度以20度间隔从O摄氏度改变到80摄氏度时实施例2的控制偏压和振荡频率间的关系。如从图36看出，当温度变化吋，振荡频率大大地改变。另外，在小的控制偏压下，可能存在当温度改变到低温侧时不能获得振荡的情形。如所述，在不执行温度补偿的条件下，当存在大的温度变化时，振荡频率大大地改变。因此，变得难以稳定地使用振荡器。
然而，与图28中所示的实施例I相比，减轻了图36中的温度相关性。这是因为作为多栅极型晶体管的双栅极晶体管用于偏压施加部。即，通过使用多栅极型晶体管实现的漏极电流的线性的改进用来获得关于由于温度相关性引起的电流变化的良好結果。为处理这些温度变化，本发明施加温度补偿偏压。如在图36的情况下，图37表示当在通过使用补偿温度特性的偏压(偏压B2)补偿温度特性的同时以20度间隔将温度从O摄氏度改变到80摄氏度时的控制偏压和振荡频率间的关系。在图37中，施加下面这样的温度补偿偏压，即，当控制偏压为3. 3V吋，即使温度改变，也能提供几乎恒定的振荡频率。因此，与图36相比，当存在温度变化时的振荡频率的变化变得显著地更小。当其中执行温度补偿的图29中所示的实施例I的情形与其中执行温度补偿的图37中所示的实施例2的情形相比时，能看出，通过实施例2，当控制偏压采用不同于预定值的值时，在20摄氏度和80摄氏度时的振荡频率的变化更小。即，当控制偏压高于预定值吋，通过实施例2，在20摄氏度和80摄氏度的温度间的振荡频率间仅约10%的差值，而通过实施例1，约为20%的差值。这也是通过使用多栅极型晶体管获得的效果。因为在振荡频率中仅存在小的变化，因此，易于将频率固定在所需频率。因此，实施例2能提供比实施例I更好的频率稳定性。(实施例3)图38是表示根据本发明的实施例3的电压控制振荡器的电路框图。图39至图41是表示在实施例3中的控制偏压和振荡频率间的关系的曲线图。在下文中，通过參考那些附图提供说明。实施例3的结构与实施例I相同，除了下面所述，即，实施例I的NMOS晶体管2f(图26)用配置有NMOS晶体管2f，2f’的对称负载代替，以及NMOS晶体管2g(图26)用配置有NMOS晶体管2g，2g’的对称负载代替。实施例3还将电流限制式反相器用作反相型延迟元件，即，图3的延迟生成部11a。奇数个(例如31)延迟生成部Ila形成闭合回路。如在图2的情形下，PMOS晶体管If和Ig构成电流镜电路。另外，PMOS晶体管If和NMOS晶体管2j将电流转换成电压。将作为用于调节频率的控制偏压的偏压BI施加到NMOS晶体管2f。将用于补偿温度特性的偏压B2施加到NMOS晶体管2g。该结构能提供下面这样的电压控制振荡器，即，能通过控制施加到电流限制式反相器的控制电压改变振荡频率。在实施例3中，以ニ极管连接的形式添加NMOS晶体管2f ’，2g’，从而与NMOS晶体管2f和2g —起构成对称负载。添加NMOS晶体管2f ’和2g’以便获得下面这样的性能，即，电流相对于所施加的偏压几乎线性改变。图39表示实施例3的控制偏压和振荡频率间的关系。參考图39，对应于在I. 5V至4V范围中的控制偏压的变化，振荡频率几乎线性变化。当控制偏压低于I. 5V，或为4V或大于4V吋，即使改变控制偏压，振荡频率几乎也没有变化。与实施例I和实施例2相比，实施例3远远不同之处在干，即使当控制偏压小吋，也能获得振荡。在实施例3中，存在不同于实施例I等的一些特征点。将具体提到的第一特征点是不管控制偏压的值如何，都可以获得振荡信号。即，即使控制偏压变小，也能获得振荡。因此，不管控制偏压的值如何，都能获得振荡信号，以便能执行稳定操作。通过根据实施例I、比较例I和实施例2的方法，当控制偏压变得小于某ー特定值时，不能获得振荡信号。因此，当控制偏压由于ー些原因从所期望的值偏移吋，电压控制振荡器失去其功能。同时，通 过实施例3，即使控制偏压从所期望的值偏移，也能获得振荡信号，因此，该电压控制振荡器能执行其功能。将具体提供的第二特征点是相对于控制偏压的变化的振荡频率的变化接近线性形式。即，当控制偏压在I. 5V至4V的范围中时，振荡频率几乎线性地变化，因此，通过外部偏压，极其容易控制振荡频率。换句话说，易于线性地控制振荡频率。在振荡频率对控制偏压显示出复杂变化的情况下，有必要将控制偏压和振荡频率间的关系保存在參考表(查找表LUT)等等中。同时，当振荡频率如在实施例3中接近线性变化时，不需要LUT等等，只要线性形式的系数已知。将具体提到的第三特征点是，相对于控制偏压的变化，振荡频率的变化的増益小。SP，相对于中心频率(例如6. IMHz)，由控制偏压引起的振荡频率的变化稍小于±20%。这对振荡频率没有显著变化的调节极其有效。实际上，电压控制振荡器通常用于使振荡频率改变小于几倍的情形，例如在百分之几十至百分之几的范围内的情形，而不是振荡频率改变10倍的情形。图27表示在室温(27摄氏度)时获得的結果。接着，研究相对于温度的性能变化。图40表示当在固定用于补偿温度特性的偏压(偏压B2)的同时温度以20度间隔从O摄氏度改变到80摄氏度时实施例3的控制偏压(偏压BI)和振荡频率间的关系。如从图40看出，当温度改变时，振荡频率在2. 5MHz和9. 5MHz间大大地改变。然而，与实施例I的情形不同，在小的控制偏压下，仍然能获得振荡(即，即使在温度方面存在变化，也能确保上述第一特征点)。如所述，在不执行温度补偿的条件下，当存在大的温度变化时，振荡频率大大地改变。因此，变得难以稳定地使用振荡器。为解决这种温度变化，本发明应用温度补偿偏压。如在图40的情况下，图41表示当通过使用补偿温度特性的偏压(偏压B2)补偿温度特征时当温度以20度间隔从O摄氏度改变成80摄氏度时控制偏压(偏压BI)和振荡频率间的关系。在图41中，施加下面这样的温度补偿偏压，即，当控制偏压为3V吋，即使温度变化，也能提供几乎恒定的振荡频率。因此，与图40相比，当存在温度变化时的振荡频率的变化变得显著更小。特别地，当图29中所示的实施例I与图41中所示的实施例3相比时，在图41中，在每ー温度的振荡频率相对于控制偏压的倾向的变化更小。所有频率几乎落在4. 5MHz至7. 5MHz的范围内，除控制偏压小的O摄氏度的区域外。S卩，通过实施例3，可以实现不注意温度变化也能使用的电压控制振荡器。(实施例4)图42是表示根据本发明的实施例4的电压控制振荡器的电路框图。图43至图46是表示实施例4中的控制偏压和振荡频率间的关系的图。在下文中，通过參考那些附图提供说明。实施例4的结构与实施例I相同，除了下面所述外，即，实施例I的匪OS晶体管2f(图26)用配置有NMOS晶体管2f，2f’的对称负载代替，NMOS晶体管2g(图26)用配置有NMOS晶体管2g，2g’的对称负载代替，以及PMOS晶体管Ig(图26)用配置有PMOS晶体 管lg，lg’的对称负载代替。实施例4还将电流限制式反相器用作反相型延迟元件，S卩，图3的延迟生成部11a。奇数个(例如，31)延迟生成部Ila形成闭合回路。如在图2的情形下，PMOS晶体管If和Ig构成电流镜电路。另外，PMOS晶体管If和NMOS晶体管2j将电流转换成电压。将作为用于调节频率的控制偏压的偏压BI施加到NMOS晶体管2f。将用于补偿温度特性的偏压B2施加到NMOS晶体管2g。该结构能提供下面这样的电压控制振荡器，即，能通过控制施加到电流限制式反相器的控制电压改变振荡频率。在实施例4中，以ニ极管连接的形式添加NMOS晶体管2f ’和2g’，以便与NMOS晶体管2f和2g —起构成对称负载，以及以ニ极管连接的形式添加PMOS晶体管lg’来与PMOS晶体管Ig —起构成对称负载。添加NMOS晶体管2f ’，2g’和PMOS晶体管lg，以便获得相对于施加偏压电流几乎线性变化的性能。特别地，当添加PMOS晶体管lg’吋，也能提高闭合回路和偏压施加部(NM0S晶体管2f，2g)间的接合部的线性。图43表示实施例4的控制偏压和振荡频率间的关系。參考图43，对应在2V至4V范围中的控制偏压的变化，振荡频率在5. 4MHz至6. 8MHz的范围中几乎线性变化。当控制偏压小于2V或为4V或大于4V吋，即使改变控制偏压，振荡频率几乎无变化。与实施例I和实施例2的情形不同，即使当控制偏压小时，也能获得振荡。如在实施例3中，实施例4具有远不同于实施例I等等的一些特征点。具体提及的第一特征点是不管控制偏压的值如何，都可以获得振荡信号。具体提及的第二特征点是相对于控制偏压的变化，振荡频率的变化接近线性形式。即，当控制偏压在2V至4V的范围中时，振荡频率几乎线性地改变，因此，通过外部偏压极其容易控制振荡频率。换句话说，容易线性地控制振荡频率。特别地，如从图43能看出，与实施例3相比提高了线性。具体提及的第三特征点是相对于控制偏压的变化，振荡频率的变化的増益小。即，由控制偏压引起的振荡频率的变化相对于中心频率(例如6. IMHz)约为±10%，这是更小的范围。在振荡频率没有显著变化的情况下，对进行调节极其有效。图43是在室温(27摄氏度)时获得的結果。接着，研究相对于温度的性能的变化。图44表示当在固定用于补偿温度特性的偏压(偏压B2)的同时以20度间隔使温度从O摄氏度改变到80摄氏度吋，实施例4的控制偏压(偏压BI)和振荡频率间的关系。如从图44看出，当温度变化时，振荡频率在2MHz和IOMHz间大大地改变。如在实施例3的情况下，在小的控制偏压下，也仍然能获得振荡(即，即使在温度方面存在变化，也能确保上述第一特征点)。如所述，在不执行温度补偿的条件下，当存在大的温度变化时，振荡频率大大地改变。因此，变得难以稳定地使用振荡器。为解决这种温度变化，本发明施加温度补偿偏压。如在图44的情况下，图45表示当通过使用补偿温度特性的偏压(偏压B2)补偿温度特性时当温度以20度间隔从O摄氏度改变到80摄氏度时控制偏压(偏压BI)和振荡频率间的关系。在图45中，施加下面这样的温度补偿电压，即，当控制偏压为3V吋，即使温度变化，也能提供几乎恒定的振荡频率。因此，与图44相比，当存在温度变化时，振荡频率的变化变得显著更小。特别地，当图29中所示的实施例I与图45中所示的实施例4相比时，在图45中，在每ー温度的振荡频率相对于控制偏压的倾向的变化更小。所有频率几乎落在5MHz至7. 5MHz的范围中，除在O摄氏度时控制偏压小的区域外。即，通过实施例4，可以实现几乎不用注意温度变化也能使用的电压控制振荡器。图46表示当控制偏压固定在3V时关于施加和不施加温度补偿偏压的情形的温度和频率间的关系。如从图46看出，当不施加温度补偿偏压时，随着温度从O摄氏度改变到 80摄氏度，振荡频率几乎改变2. 5倍，以及在O摄氏度时未获得振荡。同吋，当施加温度补偿偏压吋，即使存在温度变化，振荡频率变得稳定在约6MHz。(实施例5)图47是表根据实施例5的电压控制振荡器的电路框图。图48和49是表不实施例5的控制偏压和振荡频率间的关系的曲线图。在下文中，通过附图提供说明。如上所述，通过实施例1-4的方法，相对于比较例I的情形，可以获得极其良好的特性。然而，当制作的晶体管的特性不同于其如何设计时(例如，当由于制造变化等等存在特性变化时)，振荡频率的特性变得大大地不同。实施例5能提供还抵抗制造变化的电压控制振荡。根据发明人的估计，比较例I比实施例I更能抵抗制造变化。对于此的原因考虑如下。即，因为用在比较例I中的电阻很可能具有比用在实施例I中的晶体管更小的制造变化。这是由于制造条件产生的差异。即，掺杂具有高浓度的载流子的多晶硅通常用于电阻元件。同吋，载流子以比所述电阻元件更低的浓度掺杂到晶体管的沟道内。因此，有关掺杂浓度的变化，晶体管的沟道比电阻元件相对地更大。通过载流子激活处理，促进了该相对差异，因此认为，对晶体管来说，该变化变得比电阻元件更显著。因此，实施例5设计成通过将电阻添加到实施例1-4来增加对制造变化的抵抗力。图47表示通过将电阻46添加到实施例4的结构(图47)而获得的电路的例子。这里，所添加的是具有如下所述的电阻值的电阻46，S卩，在该电阻值的情况下，在温度补偿偏压为3V以及控制偏压为3V的条件下，实施例4的振荡频率变为一半。图48表示在实施例4 (图42)和实施例5 (图47)的情况下控制偏压和振荡频率间的关系。通过添加电阻46，实施例5的振荡频率变为实施例4的振荡频率的约一半。然而，确保下面将具体提及的在实施例4中所述的特征(I)不管控制偏压如何，能获得振荡信号；(2)相对于控制偏压的变化，振荡频率的变化是线性的形式；(3)相对于控制偏压的变化，振荡频率的变化的増益小。在下文中，将表示当晶体管的特性大大地恶化时实施例4和实施例5的性能。在此所示的晶体管的恶化比通常测量的恶化更大，并且被考虑为特殊情形。通过观察在如此特殊恶化下的性能，可以看出每ー电路对晶体管特性的变化的抵抗力。作为晶体管的恶化，特别地，观察到PMOS晶体管的阈值的减小以及峰值区内的电流的増加。在如此的恶化后，图48中的性能改变成图49所示的性能。图49表示作为性能偏移的在恶化后获得的振荡频率。关于实施例4的情形，恶化后的振荡频率变为初始振荡频率的约七分之一。同时,在实施例5的情形下，恶化后的振荡频率变为初始振荡频率的约五分之一。因此，在恶化后，实施例4和实施例5的频率间的差异极其小。特别地，对于实施例4和实施例5，尽管在控制偏压为3V下的频率的比率为2 1，但在恶化后变为1.26 I。如所述，由于使用电阻，即使当在晶体管的特性方面存在恶化或变化，实施例5也不会面临大的性能变化。例子5中所示的电阻连接方法仅是例子，存在下述其它各种方法。在此注意，延迟调节电路也称为频率控制电路。图50表示将电阻46并联连接到串联连接延迟调节电路13和温度补偿电路14的电路的例子。图51表示电阻46a，46b分别串联连接到并联连接为电 路的延迟调节电路13和温度补偿电路14的例子。电阻46a，46b也可以分别连接在合成电 路23和延迟调节电路13间以及合成电路23和温度补偿电路14间。图52表示电阻46并联连接到并联连接延迟调节电路13和温度补偿电路14的电路的例子。也可以将实施例2应用于实施例3至实施例5的结构。即，可以采用使用多栅极晶体管的结构，同时使用对称负载。例如，多栅极晶体管可以用于对称负载内的晶体管或ニ极管接法晶体管。通过此，能进ー步提高性能。(实施例6)图53是表示根据本发明的实施例6的电压控制振荡器的一部分的电路框图。在下文中，将參考该图提供说明。通过实施例6，使用两个控制偏压来控制频率以便利用控制偏压通过更小的単元来执行频率控制。在实施例6中，使用具有差分输入的延迟生成部Ilg来形成图18所示的结构中的电压控制振荡器。然而，与图18的情形不同，将两种偏压Bll和B12用作用于控制振汤频率的控制偏压。图53是表示能通过使用两个控制偏压控制频率的延迟调节电路Ilg的图示。在高压侧电源Vdd和低压侧电源Vss (例如，可以是地)间形成该电路。图53的左侧是具有与图8相同的差分输入部的延迟生成部。然而，存在关于下述两点的差异。第一点是通过将PMOS晶体管lc’，Id’添加到PMOS晶体管lc，Id构成与图42相同的对称负载。第二点是除了施加到NMOS晶体管2e的偏压Bllタト，还有经附加的NMOS晶体管2n施加为用于控制频率的偏压B13等等。将偏压13施加到PMOS晶体管Io和Ip作为差分信号，施加到NMOS晶体管2n的偏压由恒流电源47、PMOS晶体管lo，Ip和NMOS晶体管2o，2p确定。NMOS晶体管2o和2p构成电流镜电路。例如，NMOS晶体管2n的沟道宽度大于NMOS晶体管2ο的沟道宽度Xm倍。通过电流镜电路，电流的比率根据尺寸的比率而改变。通过该结构，比通过偏压11调节的量更精确地调节延迟生成部Ilg的延迟量。即，偏压11用于频率的粗调，以及偏压13用于频率的细调。偏压12用于补偿温度。实施例6的结构使得可以执行频率的粗调和细调。细调的调节宽度由沟道宽度比率Xm、在NMOS晶体管中流动的电流I tune、在恒流电源中流动的电流Ibias和电流-电压转换的线性而定。通常，对其中通过粗调二倍或更多倍改变频率范围的结构，设置Xm等等的值以便通过细调在±10%或更低的范围内调节该频率。尽管实施例6使用具有差分输入的延迟生成部llg，但也可以使用另ー结构的延迟生成部。(实施例7)图54是表示根据实施例7的电压控制振荡器的电路框图。在下文中，将通过參考附图提供说明。每ー实施例已经示出了主要通过模拟信号利用控制偏压控制频率的方法。然而，实施例7是其中通过数字信号控制频率的情形。实施例7的电压控制振荡器包括粗调级51和细调级52。粗调级51粗略地确定频率，以及细调级52以精密的方式确定频率。形成这两个级的每ー个的一部分以便构成闭合回路，从而能获得振荡输出。实施例7构造成当施 加使能信号55时形成闭合回路。因此，当不施加使能信号55时，没有获得振荡输出。SP，在那ー时间段，几乎无功耗。配置有控制偏压和AD转换器58的图54的左下侧中的用虚线所示的块是当通过模拟信号使用实施例7时添加的块。当通过数字信号控制频率时，不便用它。通过数字信号的控制执行如下。即，将例如15位的控制信号中的七个高次位输入到粗调级51的解码器57。例如，将低次8位输入到细调级52的解码器57。通过该结构，执行粗调和细调。注意粗调级51，这一部分通过使多个延迟生成部Ilh (该图中示为反相器)串联连接构成延迟线。其构造成根据控制信号取出所需的延迟量。例如，在解码器57中，将用于粗调的7位的高位信号解压缩成128位。这能通过128 I的路径选择电路连接具有对应于控制位的延迟量的通路实现。从粗调级51取出的延迟量接收在细调级52添加的小的延迟量。通过串联连接添加电容负载的两个延迟生成部Ili (此后，连接延迟生成部的ー级)，形成细调级52。对电容负载，并联排列根据位数的多个电容，以及通过开关选择电容的范围。通过此，构成第一和第二细调设备53和54。细调级52中的第二细调设备54处理高次位，以及细调级52中的第一细调设备53处理低次位。即，将细调级划分成第一细调设备和第二细调设备，用于使得可以更精确地选择延迟量。在第二细调设备54中，例如，将七个电容DO至D6提供作为除控制信号的低次8位之中的高次7位的电容负载。同时，在第一细调设备53中，将三十二个电容DO至D31提供作为通过例如将控制信号的低次8位中的低次I位划分成32位获得的多个位的电容负载。例如，将第二细调设备54的电容负载的电容值Δ C2设置成第一细调设备53的电容负载的电容值ACl的三十二倍。通过该结构，通过第一细调设备53，可以更精确地控制延迟量。为实现这些操作，细调级52中的解码器57将所输入的8位信号转换成高次7位的信号和通过将低次I位划分成32位获得的32位的信号。连接用这种方式构成的这种延迟设备以利用使能信号55形成闭合回路，以便作为电压控制振荡器将振荡器输出56输出。即使为避免复杂未不出，根据上述不例性实施方式和实施例的每ー个，还能添加温度补偿偏压。通过此，也能执行温度补偿。通过上述结构，可以如在使用模拟信号的情形中，以极其精密的方式调节振荡频率，即使当通过比模拟信号易于生成的数字信号控制振荡频率。(实施例8)图55是表示根据实施例8的电压控制振荡器的电路框图。在下文中，将通过參考附图提供说明。实施例8的电压控制振荡器具有根据上述的示例性实施方式和实施例的ー个在电压控制振荡器42的输出端连接的反相器43和施密特触发器44。有时，可能没有充分地整形来自电压控制振荡器42的输出的波形。因此，将电压控制振荡器42的输出连接到反相器43和施密特触发器44，用于整形波形。施密特触发器44显示出具有滞回特性的响应。因此，通过实施例8的电路结构，能将来自电压控制振荡器42的输出的波形整形成50%占空比的时钟信号等等。此外，能通过调节施密特触发器44的滞回特性，自由地改变输出信
号的占空比。(实施例9)能使用根据上述示例性实施方式和实施例的一个的电压控制振荡器来生成装置内的參考时钟。例如，该參考时钟能用作电路的时钟RCK，如图57所示。通过该结构，也能在装置中形成參考时钟生成电路，因此，不必提供用于參考时钟的元件(例如具有温度补偿器的石英振荡器)，而对于传统电路需要从外部提供。(实施例10)图56A是根据实施例10的显示设备的平面视图。在下文中，将參考附图提供说明。实施例10的显示设备60是例如IXD(液晶显示器)或OLED(有机发光二极管)显示器，以及具有在外壳61内整体形成的功能电路单元62和显示器単元63。根据上述示例性实施方式和实施例的一个的电压控制振荡器64被提供给功能电路单兀62。通过实施例10，在显示器设备60内能生成所需的时钟信号。另外，可以将时钟信号的占空比设置成除50%以外的值，以及能稳定地驱动通常在显示器设备60中使用的拍频反相器(Clocked Inverter)等等。另外，当显示器设备60等等的显示器单元63等等具有温度相关性吋，能使用温度控制偏压以便时钟信号根据显示器単元63的温度相关性以相同的方式改变，而不是采用控制时钟信号以便不受温度改变的方法。在那种情况下，整个显示器设备60的频率变成根据显示器単元62的温度的改变而改变。另外，也可以与生成时钟信号同时地生成用于补偿显示器単元63的温度相关性的信号。即，可以在当生成用于电压控制振荡器60的温度补偿偏压时生成用于显示器単元63的温度相关性的补偿偏压。作为用于生成补偿偏压的方法，能利用在日本未审专利公开2006-071564(专利文献2)等等中由本发明的发明人公开的技木。通过此，对于温度的变化，能稳定时钟信号，同时保持整个显示器设备60的频率。同时，也可以减轻显示器単元63的温度相关性，以便稳定显示器的特性等等。(实施例11)图56B是表示根据实施例11的系统的透视图。在下文中，将通过參考图56A和图56B提供说明。实施例11的系统70是例如笔记本型个人计算机，包括根据实施例10的显示器设备60作为结构模块的ー个。S卩，系统70包括显示器设备60和主体71。主体71是具有微型计算机、硬盘、键盘等等的典型结构。加载具有电压控制振荡器64的显示器设备60的实施例11的系统70通常不要求外部參考时钟。因此，不必传送參考时钟。另外，当參考时钟具有小的振幅时，不需要放大处理。因此，系统70能具有简化的结构以及具有降低的功耗。此外，可以仅当校准系统70时连接參考时钟，以便校正振荡频率的參考值。用于校准的參考值存储到系统70内的存储器中，以及在完成校准后，基于存储到存储器的參考值控制振荡频率，用于正常操作。即，基于參考值控制该控制偏压，以便振荡频率能在校准的值中。当存在温度变化吋，自动地生成温度补偿偏压，以及内部地补偿该温度。为生成温度补偿偏压，例如，能将在专利文献2中由本发明的发明人公开 的技术或其它各种技术用作用于监控温度的温度传感器。如在具有在专利文献2中公开的温度传感器的响应速度的控制电路的情况下，通过利用温度传感器的输出，能构成电压控制振荡器64的控制电路。这一系统70为低功耗，以及能独立地补偿特性来稳定该系统。(实施例12)上述实施例例示了将具有两种极性的晶体管用作延迟元件和电压控制振荡器的结构。在实施例12中，将例示仅使用具有任ー极性的晶体管的结构。图57表示仅使用具有任ー极性的晶体管的延迟元件的电路框图的例子。其中，示出了仅使用PMOS的例子，但通过注意电势关系，易于采用仅使用NMOS的电路。图57中所示的延迟生成部包括五个PMOS晶体管lq、Ir、Is、It和lu。通过反转的极性，该电路具有与具有使用差分输入的如图8所示的延迟生成部的电路类似的结构。SP，图57中的PMOS晶体管Ir和Is形成差分输入对，如图8中的NMOS晶体管2c和2d。对应于图8中的NMOS 2e的图57中的PMOS Iq受偏压Bll控制并用作电流源。如果简单地反转对应于图8中的PMOS Ic和Id的电路的极性，需要两个NM0S。在图57中，代替NM0S，使用两个PMOS It和lu。施加偏压12B以便在线性区(三极管区)中操作PMOS It和lu。同时，通过将低压侧电源电势Vx设置成地或负电源，使PMOSlt和Iu在线性区中操作。在这种结构中，由于如在图8的情形中使用差分信号，抑制噪声的影响。因此，当通过使用该结构形成电压控制振荡器时，振荡频率的稳定性能很高。通过偏压Bll和B12实现延迟量和补偿偏压的调节。仿照使用差分信号的电压控制振荡器，能执行在形成电压控制振荡器时的连接方法。(实施例13)这里，如实施例12,将描述仅使用具有任ー极性的晶体管的实施例13。图58表不包括四个PMOS晶体管lv，lw, Ix和Iy的根据实施例13的延迟生成部。在该结构中，PMOSIx和PMOS Iy形成反相器。同时，通过施加到PMOS Iv和PMOS Iw的偏压BI，调节反相器的操作点。即，当改变偏压BI时，也改变PMOS Iv和PMOS Iw间的电势，因此，将改变的电势输入到PMOS Iy的栅极，以及改变了操作点。通过调节反相器的操作点能改变延迟量。通过使用多个延迟生成部并连接成闭合回路，能获得电压控制振荡器。在实施例13中，与实施例12的情形相比，在高压侧电源Vdd和低压侧电源Vss间串联排列的晶体管的数量更小(在实施例12中为3，在实施例13中为2)。因此，来自每一源电压的输出节点的电压的发散量也小。由于此原因，将地电压采用为实施例13的图58中的低压侧电源电压。该实施例13的优点在于与实施例12相比，晶体管的数量少以及能降低源电压的类型的数量，因为不需要新的低压侧电源。(实施例14)在图59中示出了输入偏压的数量为2的几乎与实施例13相同的结构。在实施例13的图58中，输入到PMOS Iv和PMOS Iw的栅极电极的输入信号相等。同时，在实施例14的图59中，尽管如图58所不一样将输入信号输入到PMOS Ix,但将偏压B12施加到PMOS Iv0在该结构中，可以通过PMOS Iv和PMOS IW的各自的偏压，调节配置有PMOS Ix和Iy的反相器的操作点。通过此，通过ー个偏压的正常电压控制的操作和通过另ー偏压的温度补偿的操作等等变为可能。通过将延迟生成部连接成环状，能形成电压控制振荡器。
当如实施例14和实施例13中所示构成电压控制振荡器，以及调节偏压以便调节振荡频率时，存在输出电压的振幅改变的情形。为解决这ー情形，考虑在取得振荡输出的部分提供电平偏移电路以便调节该输出。同时，存在下面这样的方法，即，在每一延迟生成部提供电平偏移电路来在每ー步调节输出。在图60中示出了该方法的例子。将具有PMOSIx和Iy的反相器的输出连接到具有PMOS lx’和ly’的反相器。同时，将具有PMOS晶体管IX’和ly’的反相器的高压侧电源设置成Vlx。通过该结构，通过改变Vlx的电势能调节输出信号的振幅。(实施例15)在图61中示出了在专利文献2中由本发明的发明人公开的温度传感器(专利文献2的图2A)的技术的核心部分的附图。在图61中，NM0S2q是电流-电压转换单元，以及NMOS 2r是温度检测单元。如从该图可清楚地看出，仅用具有任ー个极性的晶体管来构成该温度传感器的核心部分。因此，仅通过与实施例12或实施例13的结构一起使用的、具有任ー个极性的晶体管能执行控制，包括温度补偿偏压。在此，该结构是实施例15。例如，图61表示使用NMOS的结构，但通过PMOS构成它，可以仅配置有具有与图57相同的极性的晶体管等等。通过此，好处在于能显著地减少晶体管的制作エ艺以及能降低成本。同时，当使用其中配置具有两种极性的晶体管较困难的晶体管技术时也有利。在该实施例中，由于通过使用相同的エ艺能在电压控制振荡器的附近构成温度传感器，可以测量电压控制振荡器本身的温度变化，以及提供反馈。这意味着与在外部提供温度传感器的情形相比，能更精确地执行温度控制，以及能获得稳定的振荡频率。如所述，好处在于能将相同的エ艺(相同材料和相同膜厚度的绝缘膜，相同掺杂浓度，相同活性层等等)用于温度传感器和电压控制振荡器。(实施例16)在上述的每ー实施例中，当生成施加到延迟元件或电压控制振荡器的偏压时，经常要求具有弱温度相关性的參考电压源。因此，在该实施例中，描述了通过晶体管构成的參考电压源的例子。图62是表示通过晶体管构成的參考电压生成电路的例子的图。该电路包括三个PMOS晶体管、五个NMOS晶体管和两个电阻器。在图中标记的NM0S2s，2t和2u可以是ニ极管或双极性晶体管(BJT)，代替NMOS晶体管。在这种情况下，使用双极性晶体管，以便集电极为接地侧，以及连接基极和集电极。在该图中所示的參考电压生成电路是称为带隙參考(BGR)电路的ー种电路。随着温度的该电路的输出的波动非常小。例如，如果该电路配置有低温多晶硅晶体管，当温度从室温改变约100度(例如，从25摄氏度改变成125摄氏度)时，对应每ー摄氏度，输出电压的波动为约几百ppm。即，在例如100度的温度范围中，在图41中，对于3V所需的控制偏压能从2. 9997V输出到3. 0003V。如该实施例中所示，对控制偏压，优选能利用在如此宽的温度范围中获得稳定输出的电路。同时，能将其用作当生成温度传感器的补偿偏压时不随温度波动的參考电压。另外，也能用作用于下面所述电路的參考电压，即，上面所述的电路被提供反馈以便源电压等等不随温度波动。通过包含这种參考电压电路，能极其稳定电压控制振荡器的输出。在本说明书的实施例的描述中，存在将多晶体硅薄膜晶体管用作晶体管的几个例子。例如，表示单一晶体管的特性的图23和图24是这种情形。然而，很显然本发明不限于仅应用于多晶体硅薄膜晶体管，而是可适用于各种晶体管。特别地，使用任ー极性的示例性实施方式优选用于非晶硅薄膜晶体管、有机晶体管、氧化物晶体管等等。同时，使用任ー极性的示例性实施方式可以应用于多晶硅薄膜晶 体管或块硅晶体管，以便降低成本。(补充说明)本发明的结构、操作和效果还表述如下。首先，将描述本发明的结构。本发明的第一延迟元件是能通过配置有串联连接的延迟调节电路和温度补偿电路的延迟控制部从外部控制延迟的延迟元件。另外，本发明的第二延迟元件是能通过配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路的延迟控制部从外部控制延迟的延迟元件。通过串联连接多个具有配置有串联连接的延迟调节电路和温度补偿电路的延迟控制部的延迟元件，或多个具有配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路的的延迟控制部的延迟元件，构成本发明的第一可变延迟线。另外，通过串联连接多个延迟生成部构成本发明的第二可变延迟线，以及提供用于从外部控制延迟生成部的延迟量的延迟控制部，公用于所有延迟生成部。延迟控制部配置有串联连接的延迟调节电路和温度补偿电路，或配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路。通过串联连接多个具有配置有串联连接的延迟调节电路和温度补偿电路的延迟控制部的延迟元件，或多个具有配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路的延迟控制部的延迟元件，将本发明的第一电压控制振荡器形成为闭合回路。另夕卜，通过串联连接多个延迟生成部构成本发明的第二电压控制振荡器，以及提供用于从外部控制延迟生成部的延迟量的延迟控制部，公用于所有延迟生成部。延迟控制部配置有串联连接的延迟调节电路和温度补偿电路，或配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路。接着，将描述本发明的操作(用于获得效果的设备的动作)。本发明的第一延迟元件具有延迟调节电路和温度补偿电路，因此可以从外部调节延迟量以及从外部补偿温度特性。通过串联连接延迟调节电路和温度补偿电路而构成的延迟控制部能将信号传送到延迟生成部。由于将控制信号从通过串联连接延迟调节电路和温度补偿电路而构成的延迟控制部传送到延迟生成部，直接连接到延迟生成部的控制信号线的数量小。即，将延迟调节电路的控制信号和温度补偿电路的补偿控制信号合成为延迟控制部内的用于调节延迟量的新的控制信号。由于串联连接延迟调节电路和温度补偿电路，传送到延迟控制部的控制信息仅在延迟元件的一部分起作用。因此，延迟控制部中不需要具有多个控制部分，由此，结构变得简単。此外，由于在延迟控制部中不需要具有多个控制部分，因此，能将各种类型用于延迟控制部。通过配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路的延迟控制部，控制本发明的第二延迟元件。因此，控制信号线的数量小，与串联连接延迟调节电路和温度补偿电路的上述延迟控制部的情形相同。此外，控制信息仅在延迟元件的ー个部分起作用。通过串联连接多个具有配置有串联连接的延迟调节电路和温度补偿电路的延迟控制部的延迟元件，或多个具有配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路的的延迟控制部的延迟元件，构成本发明的可变延迟线。因此，可以通过选择任意接合点，取得任意的温度补偿延迟量。通过串联连接多个具有配置有串联连接的延迟调节电路和温度补偿电路的延迟控制部的延迟元件，或多个具有配置有延迟调节电路、温度补偿电路和连接到那些电路的合成电路的的延迟控制部的延迟元件，将本发明的电压控制振荡器形成为闭合回路。因此，可以通过频率控制偏压改变频率，以及取得具有温度补偿频率的信号。
接着，将描述本发明的效果。第一效果是可以通过简单的结构，提供即使温度存在温度其中心振荡频率也可以稳定的电压控制振荡器。特别地，通过简单结构，可以提供能执行良好的温度补偿的电压控制振荡器，而不使用诸如温度补偿石英振荡器等等的外部元件。第二效果是可以提供特别通过对称负载的使用能满足下述三点的电压控制振荡器。这三点是(1)与控制偏压无关，能获得振荡信号；(2)相对于控制偏压的变化，振荡频率的变化以线性的形式；(3)相对于控制偏压的变化，振荡频率的变化的増益小。同时，即使存在温度变化，也可以提供具有更小频率变化的电压控制振荡器。第三效果是可以提供即使当由于エ艺条件等等元件的特性从预定特性大大地波动时也能显示出良好的特性的电压控制振荡器。第四效果是可以提供通过仅在延迟元件的ー个部分起作用具有控制延迟量和补偿由温度引起的特性变化的功能的延迟元件。另外，可以提供能通过利用那一延迟元件而调节频率和补偿温度的可变延迟线和电压控制振荡器。第五效果是可以提供通过仅在延迟元件的ー个部分工作具有控制延迟量和补偿由温度引起的特性变化的各种结构的延迟元件。另外，可以提供能通过利用这样的延迟元件而调节频率和补偿温度的可变延迟线和电压控制振荡器。第六效果是可以提供其中整体形成温度特性被补偿的功能电路单元和显示器单元的显示器设备。另外，可以提供将该显示器设备用作结构模块的ー个的各种设备和系统。特别地，可以提供低功耗和能独立地补偿特性的系统。尽管通过參考示例性实施方式和实施例的每ー个描述了本发明，但本发明不限于那些示例性实施方式和实施例。本领域的技术人员能想到的各种变化和变形可以应用于本发明的结构和细节。另外，将理解到本发明包括在示例性实施方式和实施例的每ー个中所述的结构的一部分或整个部分的组合。尽管參考其示例性实施方式具体示出和描述了本发明，但本发明不限于这些实施方式。本领域的普通技术人员将理解到，在不背离由附加权利要求限定的本发明的精神和范围的情况下，可以在形式和细节方面做出各种改变。
权利要求
1.一种延迟元件，包括延迟生成部和延迟控制部，所述延迟生成部通过向输入信号添加特定延迟量而生成输出信号，所述延迟控制部用于控制所述延迟量，其中 所述延迟控制部包括输出用于调节所述延迟量的第一控制信号的延迟调节电路和输出用于补偿由温度引起的特性变化的第二控制信号的温度补偿电路，以及将通过合成所述第一控制信号和所述第二控制信号而获得的第三控制信号输出到所述延迟生成部，以便控制所述延迟量， 其中，至少所述延迟调节电路或所述温度补偿电路包括一个或多个多栅极晶体管。
2.如权利要求I所述的延迟元件，其中，所述延迟控制部通过串联连接所述延迟调节电路和所述温度补偿电路而获得所述第三控制信号。
3.如权利要求I所述的延迟元件，其中，所述延迟生成部配置有电流限制式反相器。
4.如权利要求3所述的延迟元件，其中，将由于镜像电容而导致的附加电容添加到所述电流限制式反相器。
5.如权利要求I所述的延迟元件，其中，所述延迟生成部包括用于输入所述输入信号的差分输入端。
6.一种可变延迟线，包括串联连接的权利要求I中的多个延迟元件。
7.如权利要求6所述的可变延迟线，包括被提供以公用于所述多个延迟元件的单一件的所述延迟控制部，其中， 所述单一延迟控制部将所述第三控制信号提供给分别提供给所述多个延迟元件的多个所述延迟生成部，以便控制所述延迟量。
8.一种电压控制振荡器，配置有如权利要求6所述的可变延迟线，包括闭合回路，在所述闭合回路中，所述多个延迟元件的一个的输出端连接到比这个延迟元件前一级的所述延迟兀件的一个的输入端。
9.如权利要求8所述的电压控制振荡器，其中，所述多个延迟元件中的最后一级的延迟元件的输出端连接到第一级的延迟元件的输入端。
10.如权利要求8所述的电压控制振荡器，其中，所述多个延迟元件是奇数个延迟元件，以及所述延迟元件的每一个都配置有电压控制型反相元件。
11.如权利要求8所述的电压控制振荡器，其中，所述延迟元件配置有差分输入型延迟元件。
12.如权利要求8所述的电压控制振荡器，其中，至少所述延迟调节电路或所述温度补偿电路包括通过并联连接晶体管和二极管接法晶体管而构成的一个或多个元件。
13.如权利要求8所述的电压控制振荡器，其中，由通过并联连接晶体管和二极管接法晶体管而构成的元件来形成用于将所述第三控制信号从所述延迟控制部输出到所述延迟生成部的部分。
14.如权利要求8所述的电压控制振荡器，其中，所述第三控制信号是模拟信号。
15.如权利要求8所述的电压控制振荡器，其中，所述第三控制信号是数字信号。
16.一种显示器设备，包括如权利要求8所述的电压控制振荡器和包括所述电压控制振荡器的功能电路单元。
17.—种系统,包括如权利要求16所述的显不器设备作为结构模块的一个。
全文摘要
涉及延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统。通过简单结构提供电压控制振荡器等等，即使存在温度变化，其中心振荡频率不变。延迟元件包括延迟生成部，向输入信号添加延迟量而生成输出信号；以及延迟控制部，用于控制该延迟。延迟控制部具有输出用于调节延迟量的第一控制信号的延迟调节电路，以及输出用于补偿由温度引起的特性变化的第二控制信号的温度补偿电路。延迟控制部将通过合成第一控制信号和第二控制信号而获得的第三控制信号输出到延迟生成部，以便控制延迟量。延迟控制部通过使延迟调节电路和温度补偿电路串联连接，获得第三控制信号。
文档编号H03H11/26GK102761316SQ20121015859
公开日2012年10月31日 申请日期2008年12月1日 优先权日2007年11月29日
发明者高取宪一 申请人:Nlt科技股份有限公司